적층 동 버스바

전력 루프의 모든 스위치 트랜지션은 표유 인덕턴스에 저장된 에너지를 전압 오버슈트로 디시페이트합니다: V = L x di/dt. 적층 버스바는 DC+와 DC- 플레인을 5-10 mil 유전체 필름을 가로질러 페이스투페이스 런하여 L을 콜랩스하므로, 루프 면적이 쉬링크하고 오버랩 자기장이 서로 캔슬합니다. 결과는 추가 스너버 커패시터 없는 싱글디지트나노헨리 루프 인덕턴스입니다. 당사의 저인덕턴스 설계 가이드는 루프 면적 매스를 쇼케이스합니다; 동일 루프의 커패시터 사이드에 대해 커패시터 뱅크 버스바와 인버터 DC링크 버스바 페이지를 보세요.

연속 온도, 유전체 정수 (ASTM D150), 유전체 강도 (ASTM D149), UL 94 난연성에 따라 레이어간 필름을 선택하세요:

Nomex와 Kapton은 고온 드라이브에 서빙합니다; PET는 룸 온도 인버터에 코스트 컨트롤 초이스입니다; FR-4와 에폭시 파우더는 스티프니스와 V-0 정격을 추가합니다. 버스바 절연 필름을 보세요.

커트 가장자리가 환경에서 장기 수명을 디사이드합니다:

• 오픈 가장자리 — 가장 낮은 비용, 인클로저에 의해 프로텍티드 드라이 컨트롤 캐비닛용.
• 핀치드 가장자리 — 스택이 더스트와 라이트 모이스처 저항 위해 크림프 클로즈됨.
• 에폭시 필드 가장자리 — 레진이 습기, 케미컬, 워시다운에 대해 스택을 실링.

자연 대류 너머 열에 대해, 당사는 머신드 쿨런트 채널이 있는 알루미늄 콜드 플레이트를 스택 직접 라미네이트합니다 — 열 관리를 보세요. hipot과 누설 체크는 부분 방전 시험에서 설명됩니다. 커스텀 버스바 설계 서비스를 통해 드로잉을 보내세요.

적층 동 버스바는 얇은 유전체를 가로질러 도체 페이스투페이스 런하여 인덕턴스를 캔슬합니다; 레이어 수와 유전체 갭이 그 캔슬레이션이 얼마나 가는지 설정합니다. 아래 값은 인더스트리얼, 인버터, 견인 용도에 걸쳐 견적된 핫프레스 C11000 스택에 대한 플래닝 추정치이며, 노트되지 않는 한 300 mm 런을 가정합니다.

이 숫자는 주석 도금 C11000 스택에 대한 플래닝 추정치입니다; 스파이크 컬럼은 디바이스 패밀리에 따라 1.5-3 A/ns 사이에 플래닝된 에지 레이트로 ΔV = L × di/dt를 팔로우합니다. 적층 버스바 유전체 머티리얼은 전압 클래스와 동작 온도에 대해 초이스됩니다 — PET는 연속 약 130°C까지, Nomex는 더 높은 온도, 에폭시 필름은 타이트 갭용. 적층 버스바 가장자리 실링은 유전체를 습기와 컨태미네이션으로부터 유지하는 것이며, 잘 실링된 스택은 보통 인클로저가 요구하는 습기 클래스를 충족합니다. 저인덕턴스 버스바 설계 노트는 갭 대 nH 관계를 설명합니다, 유전체 선택 가이드는 필름 옵션을 비교합니다.

적층 동 버스바가 전용 DC 링크가 아니라 제네릭 빌드이므로, 단자 지오메트리가 넓은 모듈과 디바이스 패키지에 커트될 수 있습니다. 아래 리스트는 당사가 루틴으로 툴링하는 더 넓은 패키지 패밀리입니다, 산업, 재생, 견인 빌드에 걸쳐 가장 흔히 지정되는 단자 패턴과 함께; 탭 전류 밀도는 연속 약 1.0 A/mm²로 플래닝됩니다.

모듈 데이터시트를 견적하세요; DFM 스텝이 그 드로잉에 대해 탭 폭, 피치, 스탠드오프 높이를 록합니다. 단자가 비모듈 디바이스 — 커패시터, 퓨즈, 또는 단자 블록 — 에 랜드하는 곳에서, 당사는 그 대신 탭을 그 디바이스 드로잉에 툴링합니다. 탭 면 도금은 표준 주석이며, 더 고압 이음부에 요청 시 은. 커스텀 설계 프로세스 페이지는 리뷰 사이클을 디스크립트합니다, 적층 버스바 설계 가이드는 툴링에서 이용 가능한 스택과 갭 옵션을 리스트합니다. 도체 두께는 전형 레이어당 0.5-2 mm이며, 2 레이어 스택은 정격 전류가 상당 400 A 미만 머물 때 기본입니다. 3 레이어 스택은 정격이 800 A로 클라이밍할 때 견적되며, 4 레이어 샌드위치는 상당 1000 A 위 또는 빠른 에지 듀티에 전형적 초이스입니다.