전력 컨버터의 커패시터 뱅크 연결용 다중 탭 적층 버스바.
Product imagery: factory photo plus studio renders. The exact geometry, layers and terminals of your part follow your drawing.
최종 값은 도면을 따릅니다 – 이것이 패밀리의 표준 구성입니다.
| Parameter | Value |
|---|---|
| ParameterValue | 도체C11000 동, 주석 도금 |
| 도체 레이어2 (전형) | 유전체PET / Nomex / 에폭시 (DLF), 전압 클래스에 따라 선택 |
| 단자멀티 블레이드 / 나사 탭 | 전류 정격설계당, ~1000 A까지 |
| 가장자리 처리전체 가장자리 실링 | SKUSY-PE-212 |
Key characteristics of this product family.
전력 컨버터의 커패시터 뱅크 연결용 멀티탭 적층 버스바.
병렬 DC 링크 커패시터 뱅크를 연결하기 위한 멀티탭 적층. 각 탭은 하나의 커패시터 포지션을 급전하므로, 주 단자에 가장 가까운 커패시터를 가장 강하게 로드하는 대신 뱅크 전반에 전류가 균등 스플릿됩니다.
멀티탭 적층은 각 DC 링크 커패시터를 자체 탭으로부터 급전하므로, 주 입력에 가장 가까운 커패시터를 가장 강하게 로드하는 대신 뱅크 전반에 전류가 균등 스플릿됩니다. 불균등 공유는 DC 링크 커패시터를 가장 먼저 죽이는 것입니다: 가장 뜨거운 커패시터가 리플과 최악 RMS 전류를 봅니다. 전류 공유, 표유 효과, 근접 효과에 대한 당사 노트는 탭 형상과 레이어 수가 스플릿을 수 퍼센트 내에 유지하도록 어떻게 튜닝되는지를 설명합니다.
DC 링크 스테이지는 음성 주파수에서는 조용하지만 단단히 스위칭하므로, 부분방전 없는 동작이 유전 강도만큼 중요합니다. PET, Nomex, 에폭시 DLF는 동작 전압과 주변 온도에 의해 선택됩니다; PET, Nomex, DLF 에폭시 유전체 비교가 트레이드오프를 워크스루합니다. 가장자리 실링 스택은 당사의 품질과 시험 프로세스에서 로트당 검증됩니다.
이 적층은 태양열과 저장 인버터의 DC 링크 커패시터 뱅크, 모터 드라이브 입력 스테이지, 스너버 네트워크에 사용됩니다. 탭 수와 피치는 귀사 커패시터 풋프린트를 따릅니다; 레이아웃 도면을 보내세요, 당사는 커스텀 적층 버스바 설계 서비스의 일부로 DFM 리뷰를 실행하고, 영업일 1일 이내 스택업 추천으로 회신하겠습니다.
커패시터 뱅크 버스바는 DC 링크 리플 전류를 병렬 커패시터 행 전반에 스플릿합니다. 모듈 단자에서 각 커패시터 탭까지 루프 인덕턴스가 그 리플이 얼마나 균등하게 공유되는지, 뱅크가 얼마나 많은 전압 리플을 보는지를 결정합니다. 아래 값은 4-8개 필름 또는 전해 커패시터 포지션을 급전하는 멀티탭 적층에 대한 플래닝 추정치이며, 다른 뱅크 길이가 사용되지 않는 한 320 mm 뱅크를 가정합니다.
| 뱅크 레이아웃 | 탭 수 | 뱅크 길이 (전형) | 인덕턴스 (플랜) | 추정 800 V 스파이크 |
|---|---|---|---|---|
| 커패시터 스크류를 급전하는 단일 버스 | 4 탭, 스태거 | 320 mm | 55–80 nH | ≈ 160–240 V |
| 페이스투페이스 DC+/DC− 적층, 0.2 mm 갭 | 6 탭, 페어 | 320 mm | 14–22 nH | ≈ 40–70 V |
| 멀티탭 적층 버스바, 각 탭에 커패시터 | 8 탭, 인터리브 | 200 mm | 8–13 nH | ≈ 22–40 V |
| 커패시터 중심 샌드위치, 가장자리 모듈 | 6 탭, 컴팩트 | 180 mm | 6–10 nH | ≈ 18–32 V |
| 저표유 인덕턴스 버스바, SiC 에지 마운트 | 4 탭, 짧은 루프 | 120 mm | 4–7 nH | 빠른 에지에서 ≈ 12–24 V |
이 숫자는 주석 도금 C11000 스택에 대한 플래닝 추정치입니다; 스파이크 컬럼은 ΔV = L × di/dt를 따르며, 에지 레이트는 2 A/ns 근처로 플래닝됩니다. DC 링크 커패시터 버스바는 커패시터 피치와 모듈 단자 위치에서 견적되며, 탭-탭 인덕턴스 그래디언트가 리플을 이퀄라이징하는 것이기 때문입니다. 뱅크 전반 대칭 탭 배치가 전류 공유에 대해 더 넓은 바를 이기며, 마지막 탭은 잘 밸런스된 설계에서 첫 탭 리플 전류의 약 120% 이상을 보지 않아야 합니다. 저인덕턴스 버스바 설계 노트는 왜 대칭 탭 배치가 더 넓은 바를 이기는지를 설명하며, 전류 공유 노트는 공유 절차를 커버합니다.
커패시터 뱅크 버스바의 두 끝은 다른 디바이스입니다: 한쪽은 전력 모듈 DC 단자에 랜드하며, 다른 쪽은 커패시터 러그 또는 스크류 포스트에 랜드합니다. 아래 리스트는 당사가 멀티탭 적층을 툴링하는 모듈 DC 단자 패밀리이며, DC 링크 뱅크 빌드에 대해 가장 흔히 지정되는 단자 패턴과 함께; 탭 도금은 표준으로 주석으로 플래닝되며, 은은 요청 시 제공됩니다.
| 모듈 패키지 패밀리 | DC 단자 패턴 | 당사가 툴링하는 탭 사양 | 커패시터 끝 어레인지먼트 |
|---|---|---|---|
| EconoDUAL 3 DC 측 | DC1 / DC2 스크류 러그 | M6 탭, 20–30 mm 피치 | 스크류 포스트, M5 또는 M6 |
| EasyPACK 3B | TSC / DC 핀 뱅크 | 2.54 mm 그리드 핀 블레이드 | 필름 커패시터 블레이드 |
| SEMiX 3 | 스프링 DC 단자 | 로프로파일 블레이드, 10–16 mm | 프레스 핏 커패시터 탭 |
| HP2 DC 단자 | 프레스 핏 DC 핀 | 핀 그리드 블레이드 세트 | 인터리브 필름 캡 탭 |
| SKiiP 2 | 통합 DC 스터드 | M6–M8 스터드 탭 | 전해 스크류 포스트 |
| nHPD 2 | 스크류 DC 버스바 익시트 | 도면으로 벤드 탭 | 견인의 러기드라이즈드 캡 뱅크 |
모듈과 커패시터 데이터시트를 함께 공유하세요; DFM 단계는 양쪽 끝 탭 피치를 록하므로 적층이 양 필드에 정사각형으로 랜드합니다. 커패시터 끝 도금은 표준 주석이며, 더 높은 접촉 압력 이음부에 대해 은을 사용할 수 있습니다. 전형적 6 탭 뱅크는 플래닝 값의 약 ±15% 내에 보유된 탭-탭 인덕턴스 스프레드와 함께 릴리스됩니다. 도금과 부식 가이드는 접촉 표면 옵션을 리스트하며, 커스텀 설계 프로세스 페이지는 리뷰 사이클을 설명합니다. 탭 두께는 모듈 끝에 대해 2 mm, 커패시터 끝에 대해 1.5 mm 근처로 플래닝되며, 각 데이터시트의 접촉 압력 윈도우에 튜닝됩니다.
Where this busbar configuration earns its place.
Where this busbar configuration earns its place.
Where this busbar configuration earns its place.
Where this busbar configuration earns its place.
Your drawings reach the engineers who build the part.
Design risks flagged when changes are cheap.
Test records per lot, CoC and PPAP on request.
Drawing to delivered production parts, one supplier.
사양 검토에서 출하·검증된 부품까지 – 한 곳에서 책임지는 공급업체.
엔지니어링 팀의 명확한 답변.
모든 SHANYUAN 버스바는 맞춤이지만, 그것이 연결하는 전력 회로는 시장 전반에서 반복됩니다. 대표 3가지 — 귀하의 회로를 보내주시면 적층 구조를 안내해 드립니다.
배터리원과 구동 인버터 사이의 타이트한 저인덕턴스 링크, 400–800 V 플랫폼용 전체 가장자리 실링.
DC-link 커패시터 뱅크에서 IGBT 브리지로의 전류 정류 루프 연결, 스위칭 과도 전압 V = L × di/dt 에 맞춰 설계.
1500 VDC를 향해 상승하는 버스 전압용 컨버터 DC 링크, 연면 거리와 부분방전 마진 포함.
