월–금 9:00–18:00 · 중국 표준시(UTC+8) · 산둥성, 중국
News · 전기 설계

버스바 전류 분배 설계 가이드

전류 분배는 형상 대칭과 제어된 임피던스로 관리됩니다.

By SHANYUAN Electrical Design Engineering Team 전기 설계 Technical Note

전류 분배는 형상 대칭과 제어된 임피던스로 관리됩니다.

1. The Promise and the Reality of Paralleling

버스바 병렬은 허용 전류를 스케일하는 고전적 방법입니다: 극당 두 개 바, 극당 네 개 볼트, "정격 두 배". 가정은 전류의 균일한 분할입니다. 물리는 더 복잡합니다 — 분할은 각 경로의 AC 임피던스에 의해 설정되며, AC 임피던스는 표피 효과, 근접 효과, 경로 사이 자기 상호작용에 의존합니다.

전류 공유는 연결 품질에도 의존합니다 — 이음부 설계는 버스바 연결과 커넥터를, 루프 제어는 저인덕턴스 설계를 참조하세요.

DC에서 병렬은 정확히 예상대로 작동합니다: 전류가 저항으로 분할되고, 동일한 바는 균등하게 분배합니다. 50/60 Hz에서, 특히 고조파가 있는 스위칭 주파수에서, 공유가 열화됩니다 — 극단적 경우 한 경로가 대부분 전류를 운반하는 반면 병렬 경로는 거의 기여하지 않아 병렬의 목적을 완전히 무효화합니다.

2. Skin Effect: Why Thick Bars Stop Helping

AC 전류는 도체 표면으로 집중하며, 깊이에 따라 지수적으로 감쇠합니다. 관련 지표는 표피 깊이 δ이며, 설계 규칙은 비율 t/δ(도체 두께 대 표피 깊이)입니다: t/δ > 3일 때, 도체 중앙부에는 거의 전류가 흐르지 않습니다(NovaSolver, 2026). 50/60 Hz에서 동 표피 깊이는 약 9.4 mm이므로 ~10 mm보다 얇은 도체는 거의 영향을 받지 않습니다 — 하지만 고조파와 스위칭 주파수는 δ를 극적으로 수축시키고 유효 저항이 상승합니다(A&J Link, 2026).

반직관적 결과: 고주파에서 10 mm 두께 바는 동 폭의 3 mm 바보다 거의 더 많은 전류를 운반하지 않습니다 — 수 표피 깊이를 넘는 두께는 낭비되는 동입니다.

버스바 도체의 표피 효과와 전류 집중

3. Proximity Effect: Neighbors Steal Current

근접 효과는 표피 효과의 이웃입니다: 인접 도체의 자계가 파트너 내부 전류 분포를 왜곡합니다. 3상 버스바 런에서 각 바의 전류는 이웃 상에 의해 먼 면으로 밀립니다; 적층 P/N 쌍에서, 마주보는 도체의 자계가 마주보는 표면에 전류를 집중시킵니다.

적층 경우가 근접 효과의 가장 강력한 형태입니다. P와 N 레이어가 얇은 유전체로 분리되기 때문입니다 — 센티미터 아니면 밀리미터 단위로 이격. NovaSolver의 2026 분석에 따르면 그 결과, 적층 버스바의 유효 AC 저항은 DC 값의 2-5배에 도달할 수 있습니다. 이것은 결함이 아니라 형상의 동작 조건이며, 손실 계산에 포함되어야 합니다.

4. The t/δ Decision in Real Numbers

동 표피 깊이: 50 Hz에서 ~9.4 mm, 100 Hz에서 ~6.6 mm, 1 kHz에서 ~2 mm, 10 kHz에서 ~0.7 mm, 100 kHz에서 ~0.2 mm. 50/60 Hz 분배 버스바의 경우, 10 mm 바가 전체 두께를 사용합니다; 10-20 kHz 스위칭 주파수 전류 성분의 경우, 외부 ~1 mm만이 상당한 전류를 운반합니다 — 따라서 고조파 주파수에서 유효 저항은 DC 값보다 훨씬 높습니다.

이것이 고조파 함량이 정격에서 중요한 이유입니다: 기본파와 스위칭 주파수 고조파를 운반하는 컨버터 급전 버스바는 50 Hz 값이 아니라 고조파 가중 손실로 정격되어야 합니다. 이 관행은 당사가 이번 주에 발표한 허용 전류 계산 가이드에 문서화되어 있습니다.

5. Parallel Bars: Why Adding a Second Bar Diminishes

병렬 바를 추가하면 바당 점유가 감소합니다 — 하지만 선형은 아닙니다. 새로운 바의 근접 자계가 첫 번째 바의 AC 임피던스를 올리고, 추가되는 바마다 이득이 감소합니다. 공개된 일본 버스바 공학 노트(Dou-Busbar, 2026)는 정확히 이 헤드 한계를 기술합니다: 일정 수의 병렬 바 이후, 또 하나 추가하는 것은 거의 아무것도 제공하지 않으며, 전류가 외부 바의 외면으로 밀집하고 내부 바는 거의 운반하지 않기 때문입니다.

실용적 공학 답은 이격과 형상입니다: 폭보다 더 이격된 병렬 바는 상호작용이 적습니다(TRAFOLO, 2026은 상 이격이 바 폭의 약 2배 미만일 때 결과를 낙관적이로 취급하라고 조언합니다), 그리고 가장자리 마운팅이나 수직 스택 배치는 공유를 완전히 바꿉니다.

6. Eddy Currents in the Wrong Place

근접 효과를 보는 것은 도체뿐이 아닙니다. 근처 강철 — 외함 패널, 마운팅 플레이트, 구조 강철 — 에 유도되는 와전류가 손실과 열을 추가합니다. 페인팅되지 않은 강철 프레임에 마운팅된 버스바 런은 프레임의 유도 와전류에 의해, 특히 스위칭 주파수 고조파에서 측정 가능한 용량을 잃을 수 있습니다.

완화책은 비자성 마운팅입니다: 비철 브라켓, 알루미늄 또는 스테인리스 하드웨어, 강철 외함과의 이격. 당사가 전력 전자 버스바에 사용하는 브라켓 설계는 정확히 이 이유로 지정됩니다.

7. The Multi-Layer Advantage: Thin Layers Beat Thick Plates

표피와 근접 손실에 대한 해결책은 더 두꺼운 동이 아니라 더 얇은 레이어 여러 개입니다. 1 mm 동 6레이어의 적층 버스바는 6 mm 바 한 개와 동일한 동 부피를 가지지만, 각 레이어가 표피 깊이 예산 안에서 동작하고 P/N 페어링이 인접 레이어 사이 자계를 상쇄합니다. 스위칭 주파수에서 유효 AC 저항이 극적으로 낮아져, 이것이 다층 적층이 컨버터 듀티에서 두꺼운 단일 바를 능가하는 이유입니다(A&J Link, 2026).

이것이 SiC와 고주파 IGBT 스테이지에서 적층을 옹호하는 핵심 논거입니다: 낮은 루프 인덕턴스만(당사의 DC-link 설계 기사에서 다룸)이 아니라, 중요한 주파수에서 암페어당 더 낮은 AC 손실입니다.

8. Sharing Imbalance in Branched Paths

동일한 물리가 분기 분배에 나타납니다: 전류가 짧은 경로와 긴 경로 사이에서 분할될 때, 저항뿐 아니라 AC 임피던스 차이가 분할을 결정합니다. A&J Link의 2026 분기 공유 분석은 메커니즘을 정확히 보여줍니다: 도체 두께 t >> δ일 때, 두께를 늘려도 유효 도전 면적이 거의 바뀌지 않아 분기 간 AC 임피던스 차이가 작게 유지됩니다; 하지만 t가 δ에 접근하면, 긴 경로의 와전 손실이 급증하고 AC 임피던스가 상승합니다 — 대부분 전류가 짧은 경로로 흐르며 심각한 불균형입니다.

설계 규칙: 분기 경로를 형상과 길이에서 대칭으로 유지하거나, 저항만 고려한 공유를 가정하는 대신 AC 임피던스 분할을 명시적으로 계산하세요.

9. What t/δ Means for Layer Count and Thickness

레이어 설계는 주파수 함량을 따릅니다. 50 Hz 분배 적층의 경우, 2-3 mm 레이어가 표피 깊이 예산 안에서 편안합니다. 10-20 kHz 리플을 운반하는 스위칭 주파수 DC-link의 경우, 0.5-1 mm 레이어가 의미를 가지기 시작하며, 단면을 유지하기 위해 레이어 수가 올라갑니다. 과두께 레이어에 대한 페널티는 낭비되는 동만이 아니라 — 도체 자체 내부 와전 손실로, 예상치 못한 가열과 허용 전류 부족으로 나타납니다.

열 관리 가이드는 레이어 스택을 온도 예산과 연결하여, 전기 계산과 열 계산 사이의 루프를 닫습니다.

10. Measuring Current Sharing: From Calculation to Verification

계산된 공유는 예측입니다; 측정된 공유가 진실입니다. 검증 방법: 전 부하 전류에서 각 병렬 경로에 전류 프로브, 개별 적층 주위 Rogowski 코일, 또는 열 화상 — 더 많은 전류를 운반하는 바가 더 뜨겁게 돌고, 열 화상이 불균형을 직접 드러냅니다. 주파수 범위에 걸친 임피던스 분석에 의한 AC 저항 측정이 표피/근접 기여를 수치적으로 캡처합니다.

생산을 위해, 당사는 설계 검증을 로트 레벨 DC 저항 검사와 컨버터 등급 부품의 첫 번째 제품 AC 임피던스 측정과 결합합니다. 품질 시스템에 따릅니다.

11. Design Rules for Balanced Sharing

실무에서 공유를 제어하는 다섯 가지 규칙: (1) 병렬 경로를 기하학적으로 대칭으로 유지합니다 — 등길이, 등단면, 미러 이미지 라우팅; (2) 엔벨로프가 허용하는 곳에서 근접 범위 밖으로 병렬 바를 이격합니다(상 이격 ≥ 2배 바 폭); (3) 고조파 함량이 significant할 때 두꺼운 단일 바보다 얇은 다층 구조를 선호합니다; (4) 리턴 경로와 근접장에서 강철을 피합니다; (5) DC 저항뿐 아니라 최악 동작 주파수에서 측정으로 검증합니다.

이 규칙은 분배 버스바와 적층에 동일하게 적용되며, 당사가 모든 맞춤 버스바에 대한 설계 검토에서 처음 다섯 항목입니다.

12. The Harmonics Case: Converter-Fed Bars

컨버터 급전 버스바는 기본파와 스위칭 주파수 고조파를 운반하며, 고조파 함량이 실제 손실을 결정합니다. PWM 컨버터에 급전하는 50 Hz 정격 바는 DC에서 카탈로그 정격 내에서 잘 돌지만 고조파 가중 손실로 과열될 수 있습니다. 올바른 방법은 전류 파형의 푸리에 분해, 주파수 의존 AC 저항을 사용한 각 significant 고조파에서의 손실 계산, 그리고 열 예산에 대한 총 손실로의 합산입니다 — 당사의 허용 전류 가이드의 접근.

다층 적층은 표준 수정책으로, 손실 문제를 레이어 수 결정으로 변환합니다.

13. Laminated vs Bare: When Proximity Is Your Friend

근접 효과는 보통 손실로 기술됩니다. 적층 P/N 쌍에서는 구원하는 특징이 있습니다: 마주보는 전류 경로가 서로의 자계를 부분적으로 상쇄하며, 이것이 정확히 저인덕턴스 DC-link를 가능하게 하는 것입니다. 자계 상쇄는 또한 적층이 이웃 강철과 케이블로 복사하는 외부 자계를 감소시킵니다 — 벌거벗은 바가 가지지 않는 EMI와 와전 손실 이득입니다.

그래서 내부 손실 계산에서 AC 저항을 2-5배 비용하는 동일 형상이 컨버터 설계가 필요로 하는 저인덕턴스와 저외부자계를 삽니다. 제조 공정 기사는 레이어 스택이 어떻게 구축되고 정렬되는지를 기술합니다.

14. Cost of Getting It Wrong

공유 물리를 무시하는 고장 모드는 구체적입니다: 여전히 과열하는 과치수 병렬 바; 80%를 운반하는 분기가 쌍둥이는 20%를 운반하여 의도 부하의 절반에서 온도 상승 시험을 실패; DC에서 벤치 시험을 통과하지만 스위칭 주파수에서 서비스 중 실패하는 컨버터 급전 바; 캐비닛 온도를 올리고 전체 조립체를 디레이팅하는 외함의 와전류 손실.

각각은 설계 시간 수정이며, 공유 계산이 정직하게 수행되었다면 검증 단계에서 나타납니다.

15. Sharing Physics Is the Laminate's Business Case

전류 공유는 적층 버스바를 고주파 전력에 대한 올바른 답으로 만드는 물리입니다: 표피 효과와 근접 효과가 두꺼운 단일 도체에 페널티를 부과하고, 다층 마주보는 적층이 전류를 공유하고, 자계를 상쇄하고, AC 손실을 한 번에 제어하는 형상입니다. 숫자들 — 50 Hz에서 9.4 mm 표피 깊이, t/δ > 3 낭비 동, 적층에서 AC 저항 2-5배, 몇 개 병렬 바를 넘는 체감 감소 — 이것이 설계 논의의 어휘입니다.

다음 DC-link나 분배 버스바를 치수 계산할 때, 열 계산 전에 공유 계산을 실행하세요. 당사 엔지니어는 모든 문의에서 둘 다 실행하며, 결과는 명판이 말하는 것을 시스템이 실제로 돌아가는 주파수에서 운반하는 부품입니다.

9.4 mmSkin depth of copper at 50/60 Hz — conductors under ~10 mm are barely affected at mains frequency.
t/δ > 3Rule of thumb: beyond 3 skin depths, almost no current flows in the conductor center.
2–5×Effective AC resistance multiplier reported for laminated busbars from proximity effect (NovaSolver, 2026).
~0.2 mmCopper skin depth at 100 kHz — only the outer skin carries switching-frequency current.
2×Phase spacing guidance: treat AC resistance results as optimistic below ~2× bar width spacing (TRAFOLO, 2026).
0.5–1 mmPreferred per-layer conductor thickness for switching-frequency DC-link laminates.
Multiple thin layersOutperform one thick bar at harmonic frequencies — same copper volume, far lower AC resistance (A&J Link, 2026).
FAQ

Frequently asked questions

Why don't parallel busbars share current equally?
Sharing is set by AC impedance, not DC resistance. Skin effect pushes current to the surface and proximity effect distorts distribution between neighboring paths, so the split depends on geometry, frequency and spacing — not just cross-section.
What is the t/δ rule for busbar thickness?
When conductor thickness exceeds about 3 skin depths (t/δ > 3), central current vanishes and extra copper stops helping. At 50 Hz that threshold is ~28 mm; at switching frequencies it is a few millimeters — so thin layers win at high frequency.
Why do multi-layer laminates carry high-frequency current better than thick bars?
Each thin layer operates within its skin-depth budget, and face-to-face P/N layers cancel fields between them, lowering effective AC resistance. Same copper volume, far less loss at harmonic frequencies.
How do I verify current sharing in practice?
Measure per-path current with probes or Rogowski coils at full load, or use thermal imaging — the hotter bar carries more current. AC impedance measurement across frequency captures the skin/proximity contribution numerically.
Related

Continue reading

태양광 인버터 버스바 트렌드 2026
태양광·재생에너지

태양광 인버터 버스바 트렌드 2026

태양광 인버터가 1500V 클래스로 옮겨가며 버스바 설계가 재정의됩니다.

Read article
버스바 허용 전류 계산 가이드
열·전기

버스바 허용 전류 계산 가이드

허용 전류는 기준 차트에 디레이팅 승수를 체계적으로 곱하는 것입니다.

Read article
SiC 전력 모듈 시장 2026
전력 반도체

SiC 전력 모듈 시장 2026

SiC 전력 모듈 시장은 2026년에도 30% 이상 성장할 전망입니다.

Read article
SHANYUAN Electrical Design Engineering Team Rizhao Shanyuan Electronic Components Co., Ltd. — laminated busbar manufacturer, Shandong, China. Engineering notes reviewed against our production process and DFM records.

Designing a busbar for this application?

Send the current profile, voltage class and terminal types — our engineers reply within one business day.