1500V DC가 ESS PCS의 표준으로 1000V를 대체합니다.
1500V DC가 ESS PCS의 표준으로 1000V를 대체합니다.
BloombergNEF의 Energy Storage Market Outlook(1H 2026)은 양수 발전 제외 글로벌 에너지 저장 증설이 2025년에 112 GW / 307 GWh에 도달했음을 확인했으며, 2026년 10월 발표된 2026 전망은 전년 대비 45% 급증하여 약 188 GW / 535 GWh를 프로젝션하고, 2027년은 약 209 GW / 638 GWh에 도달할 것으로 예상합니다. 성장은 더 이상 중국만이 아닙니다: 유럽과 호주는 2026년 연간 증설을 약 두 배로 늘릴 것으로 예측되며, 2036년 장거리 투사는 연 308 GW 근처입니다.
버스바 공급업체에게 산수는 직접적입니다. 기가와트당 배터리 저장은 수천 배터리 랙, 수백 PCS 유닛, 수십 분배 캐비닛을 포함합니다. 전형적 1500 V PCS 모듈은 200-500 kW를 운반합니다; 500 MW 프로젝트는 따라서 1,000-2,500 모듈이 필요하며, 각 모듈은 컨버터 스테이지에 최소 하나의 적층 DC-link 버스바와 랙 및 스트링 분배에 추가 버스바를 포함합니다. 저장 붐은 적층 버스바 용량에 대한 지속적 연간 다중 GW 당김으로 번역됩니다.
1500 V DC 아키텍처는 이제 유틸리티 스케일 BESS의 기본입니다. 구 1000 V 시스템과 비교하여, 1500 V는 동일 전력에 대한 전류를 감소시켜 케이블과 버스바 동 질량, 손실, 시스템 복잡성을 컷합니다. 트레이드오프는 절연 응력입니다: 1500 V에서, 업계는 보강 절연 coord.를 존중해야 하며, 바로 그곳이 적층 버스바 구조가 제자리를 얻는 곳입니다 — 제어된 유전 두께를 가진 인터리브 도체 레이어가 전계를 국부적으로 관리하는 반면, 현장 조립 케이블링은 절연과 연면을 설치 관행에 맡깁니다.
2026년 로드맵이 다시 움직이고 있습니다. 여러 벤더가 2000 V DC 버스 플랫폼을 개발 중이며, 전류를 더 낮추고 SiC 디바이스 정격을 활용합니다; 2000 V에서 절연 coord. 부담(오염도, 과전압 카테고리, 부분방전 마진)이 지배적 설계 컨스트레인트가 됩니다. 버스바 유전 선택은 따라서 단순 필름 랩에서 동작 전압 플러스 마진에서 방전 없는 동작에 대해 검증된 엔지니어드 스택으로 이동하며, 유전 선택 가이드의 논리를 따릅니다.
실리콘 카바이드 MOSFET이 그리드 저장 PCS 플랫폼의 컨버터 스테이지에서 실리콘 IGBT를 대체하고 있습니다. 물리 논증은 익숙합니다: SiC의 임계 전계 강도 약 3 MV/cm — 실리콘의 약 10배 — 는 1700 V 정격 MOSFET이 훨씬 더 얇은 드리프트 레이어로 구축되게 하여, 스위칭 손실을 컷하고 더 작은 패키지에서 더 높은 스위칭 주파수를 가능하게 합니다. 벤더는 SiC 기반 플랫폼에서 99% 초과 PCS 변환 효율을 보고하며, 잔류 손실은 자기 부품과 인터커넥트에 집중됩니다.
DC-link 결과는 빠른 스위칭, 고 di/dt 전력 스테이지입니다. 빠른 스위칭은 손실 예산을 줄이지만 절연에 대한 dV/dt 응력과 commutation 경로의 모든 루프 인덕턴스에 대한 di/dt 응력을 증가시킵니다. 인터리브 레이어가 있는 적층 DC-link 버스바는 루프 인덕턴스를 낮은 나노헨리 범위에 유지하여, SiC 디바이스 전반 전압 오버슈트를 직접 제한합니다. 이것이 인버터 DC-link 버스바 조립체와 IGBT/SiC 모듈 버스바 세트가 새로운 PCS 설계에서 사후 부품이 아니라 표준으로 지정되는 이유입니다.
RTE(왕복 효율)는 저장 자산 소유자의 헤드라인 메트릭이며, 2026 설계는 양쪽 끝에서 그것을 공격합니다. DC 커플드 태양광+저장 구성은 PV 전력을 배터리 DC 버스에 직접 보내어, 충전 경로에서 하나의 AC/DC 변환을 제거하고 태양광-배터리 레그에서 2-4 퍼센트 포인트를 절약합니다; 상업 시스템은 92% RTE로 인용되고 오르고 있습니다. DC 커플드 아키텍처는 또한 버스바 맵을 바꿉니다: PV 옵티마이저와 PCS가 공통 DC 버스를 공유하며, 이는 중간 분배 버스가 소스와 저장 전류를 모두 운반하고 결합된 최악 경우에 정격되어야 함을 의미합니다.
버스바 설계에 대해, DC 커플링은 더 많은 양방향 전류 경로, 더 많은 병렬 컨버터, 낮은 저항 이음부가 중요한 더 많은 지점을 의미합니다. 열 결과는 더 긴 기간 허용 전류 엔벨로프에 더 가깝게 도는 버스이며, 이것이 견인 버스바를 지배하는 동일한 열 관리와 디레이팅 절차가 이제 고정 저장에 적용되는 이유입니다. 40°C 주변에서 30°C 상승은 합리적 베이스라인으로 머물며, 외함 기류와 랙 묶음에 대해 디레이팅이 적용됩니다.
유틸리티 스케일 BESS는 랙(전형적으로 랙당 600-800 V DC, 컨테이너당 5-8 MWh), 스트링 레벨 보호, PCS로 분해됩니다. 대부분 2025-2026 설계에서 셀-팩 인터커넥트와 랙 버싱은 케이블이 아니라 동 배터리 링크와 적층 조립체를 사용하며, 랙 버스가 밀폐되고 열 커플링된 외함에서 300-600 A 연속을 운반해야 하기 때문입니다. 배터리 관리 시스템 버스바, 다단자 배터리 모듈 버스바, 고전류 배터리 모듈 버스바가 셀 스택을 예측 가능한 전압 드롭과 열 거동을 가진 랙으로 바꾸는 부품입니다.
랙-PCS 연결이 2세대 설계가 통합하는 곳입니다: 랙당 개별 케이블 대신, 컨테이너가 이제 퓨즈, 접촉기, 전류 센서 위치를 통합한 적층 분배 레일과 함께 출하됩니다. 이 통합은 현장 조립 시간을 감소시킵니다 — 500 MW 사이트에 수천 랙이 있을 때 실제 비용 — 그리고 소유자에게 현장 라우팅 하네스가 아니라 공장 시험된 인터커넥트를 줍니다. 저장용 전력 분배 관행은 이 동일한 레일 기반 아키텍처를 따릅니다.
| 파라미터 | 1000 V 레거시 | 2026 메인스트림 1500 V | 2000 V 신흥 |
|---|---|---|---|
| DC 버스 전압 | 1000 V | 1500 V | 2000 V |
| 컨버터 디바이스 | Si IGBT | SiC MOSFET(하이브리드 옵션) | SiC, 보강 절연 |
| 전형적 모듈 전력 | 150-250 kW | 250-500 kW | 500 kW+ |
| 변환 효율 | ~97-98% | 99%+ | 목표 99%+ |
| 절연 coord. | IEC 60664 기본 | 보강, PD 검증 | PD 검증, 타이트 마진 |
| DC-link 버스바 | 옵션 | 표준 적층 | 필수 적층, 저인덕턴스 |
표는 단순화이지만 방향은 모호하지 않습니다: 모든 전압 스텝업이 적층 DC-link의 역할을 증가시키고 유전 및 인덕턴스 검증에 대한 바를 높입니다.
PCS 캐비닛이 전력 정격이 오르면서 줄어들고 있으며, 500 kW SiC 컨버터 내부 열 예산은 콜드 플레이트의 제곱센티미터로 측정됩니다. DC-link 버스바가 그 열 맵의 중심에 앉습니다: 스위칭 전류를 전도하고, 모듈의 손실을 스프레드하며, 종종 전력 모듈 스택의 기계 앵커입니다. PCS 버스바용 열 관리 설계는 따라서 허용 전류와 열 스프레딩 모두에 대한 도체 치수 계산, 모든 인터페이스에 저저항 도금, 그리고 최상단에 액냉 또는 콜드 플레이트 부착 버스바 조립체를 다룹니다.
액냉 전력 전자에서 현장 데이터는 일관되게 버스바 열을 제거하는 것이 모듈 자체의 마진 개선보다 디바이스 접합 온도를 더 감소시킴을 보여줍니다. 버스바가 디바이스와 냉각 표면 사이 유일한 연속 열 경로이기 때문입니다. 수냉 적층 버스바 벤더는 능동 냉각 추가 시 도체 자체에서 23-58°C 온도 감소를 보고합니다 — 캐비닛당 더 많은 delivered 킬로와트로 직접 변환되는 마진.
1500 V DC에서, 절연 coord.는 설치 환경의 과전압 카테고리와 오염도로 IEC 60664-1을 따릅니다. 버스바 스택에 대한 실용적 결과는 세 가지입니다. 첫째, 절연과 연면은 즉흥이 아니라 설계되어야 합니다: 도체는 정격 전압과 오염도와 함께 자라는 최소 거리를 존중해야 합니다. 둘째, 부분방전은 공학적으로 제거되어야 합니다: 유전체 내부 보이드나 날카로운 가장자리는 동작 전압에서 방전하며, 일단 방전이 시작되면 침식이 가속됩니다. 셋째, 시험 스위트가 중요합니다 — 임펄스, AC 전력 주파수, PD, DC 시험은 각각 다른 약점을 잡으며, 전체 세트가 저장 제품에 대한 버스바 절연 시험의 표준입니다.
2000 V 플랫폼의 경우, 이 요구가 더 타이트해집니다. 보강 절연 마진, 가장자리 필렛, 제어 유전 두께, 검증된 방전 없는 성능이 권장 관행에서 유틸리티 입찰의 계약 요구로 이동하고 있습니다.
유틸리티 저장 프로젝트는 20-25년 성능 가정으로 파이낸싱되며, 부품 추적성이 계약 기대가 되고 있습니다. 저장용 버스바 공급업체는 이제 일상적으로 소재 인증서, 용접 및 도금 공정 기록, 로트당 검사 데이터를 제공합니다. SHANYUAN에서, 품질 시스템이 저장 시리즈 오더에 PPAP 스타일 문서를 적용합니다: C11000 동 합금 인증서, PET/Nomex/DLF 유전 인증서, 배치당 열 사이클링과 하이포트 시험 보고서, 랙 전류를 운반하는 고전류 부품에 대한 시리얼 레벨 추적성.
조달 팀에 대해, 실용적 체크리스트는 짧습니다: 수상 전에 시험 증거를 요청하고, 허용 전류 정격 방법(30°C 상승 베이스라인, 디레이팅 계수)을 검증하고, 단자 전략이 랙 유지보수 플랜과 매치함을 확인하세요 — 현장에서 재토크가 필요한 볼트 이음부가 maintenance-free 용접 조립체와 다른 제품이기 때문입니다. DFM 체크리스트가 정확히 이러한 결정 포인트를 다룹니다.
부품 요구를 구체화하기 위해 대표 예제를 풉니다. 500 kW PCS 모듈은 1,500 V DC 버스에서 동작합니다; 풀파워에서 DC-link 전류는 약 333 A 평균이며, 스위칭 리플이 DC 평균 너머 열 응력을 추가합니다. AC 측에서, 3상 IGBT/SiC 브릿지가 약 400 A RMS 상 전류를 당깁니다. 모듈 커패시터와 디바이스 사이 DC-link 버스바는 따라서 400 A 정상 상태 이상 저인덕턴스 형상으로 정격되어야 합니다 — 전형적으로 도체당 2-3 mm 동, 인터리브 플레인, 모듈 엔벨로프에 맞게 약 15 mm 미만 스택 높이의 2-3레이어 적층 조립체.
커패시턴스 네트워크가 레이아웃을 복잡하게 합니다: DC-link 커패시터가 디바이스 가까이 물리적으로 병렬화되고, 버스바가 짧고 넓은 인터리브 경로로 이들을 연결해야 합니다. 이것은 고전적인 인버터 DC-link 버스바 문제입니다 — 그리고 버스바가 아니라 커패시터가 종종 스테이지의 달성 가능한 인덕턴스를 설정하는 이유입니다. PCS 플랫폼에 대한 설계 검토는 따라서 첫 번째 프로토타입 전에 버스바 루프 인덕턴스를 시뮬레이션합니다(목표: 수십 나노헨리 이하), 저인덕턴스 설계에 기술된 동일한 방법을 사용하여.
하드웨어는 버스바를 네 레벨에 스태킹하며, 각기 다른 요구를 가집니다. 셀 레벨: 셀 얇은 동 링크나 적층 인터커넥트, 셀 전류와 열 예산에 치수 계산, 보통 셀 단자에 용접 또는 볼트 체결. 모듈 레벨: 셀을 합산하고 스트링에 연결하는 모듈 버스바, 통합 센싱과 퓨즈 위치로 100-300 A를 운반. 랙 레벨: 모듈을 병렬화하는 수직 분배 레일, 랙 전류에 정격, 랙 외함에 조립용 설계. 컨테이너 레벨: 랙을 PCS에 묶는 메인 DC 분배, 전류가 수천 암페어에 도달하고 버스가 랙에서 전용 분배 캐비닛으로 이동합니다.
각 레벨은 자체 고장 모드와 자체 시험 논리를 가집니다. 셀과 모듈 이음부는 용접 또는 토크 제어되며, 그 저항이 모듈별로 검증됩니다. 랙 레일은 유지보수용 볼트 접근이 있는 적층 조립체이며, 그 절연은 랙의 열 환경을 견뎌야 합니다. 컨테이너 버스는 가장 높은 전류, 가장 안전에 중요한 부품입니다 — 전체 컨테이너 전류를 운반하고 부드러워지지 않고 고장을 클리어해야 하며, 동 단면, 이음부 품질, 허용 전류 차트의 디레이팅 논리가 모두 수렴하는 곳입니다.
1,500 V에서 2,000 V DC 버스로의 마이그레이션이 다음 설계 사이클의 정의적 저장 트렌드입니다. 2,000 V에서, 동일 전력에 대해 전류가 25% 더 떨어져 동 질량과 손실을 컷합니다 — 하지만 절연 부담이 불균형하게 성장합니다. 2,000 V 절연 coord.는 더 높은 연면, 보강 마진, 검증된 방전 없는 유전 성능, 커미셔닝 전에 현장 응력을 잡는 시험 스위트를 요구합니다. 동작 전압 PD 시험이 협상 불가가 되며, 유전 스택은 카탈로그에서 선택이 아니라 현장에 맞게 엔지니어드되어야 합니다.
버스바 공급업체에게 2,000 V 로드맵은 정확히 SHANYUAN이 구축한 능력을 선호합니다: 제어 유전 두께, 가장자리 필렛, PD 검증 스택, 문서화 시험 증거. 2,000 V 플랫폼을 계획하는 구매자는 지금 이러한 공학 능력에 대해 공급업체를 자격 부여해야 합니다, 나중에 절연 마진을 개조하는 것이 설계에 넣는 것보다 훨씬 비싸기 때문입니다 — 절연 시험 가이드에서 제기된 논증.
부품 요구를 대표 5 MWh 컨테이너와 함께 모읍니다. 랙 레이어당 약 5 kWh인 20 랙을 가정하며, 각 랙은 650-800 V DC로 돌고 랙 버스에서 250-350 A를 운반합니다. 랙-스트링 연결은 퓨즈와 접촉기 위치를 통합한 적층 분배 레일을 사용합니다; 스트링은 네 랙을 결합하고 1,500 V에서 PCS 캐비닛까지 1,000-1,200 A를 운반합니다. 컨테이너의 메인 DC 버스는 그런 다음 스트링을 PCS 입력으로 병렬화하며, 모듈 DC-link가 인계합니다.
전류 맵이 버스바 동이 컨테이너 금속 예산을 지배하는 이유를 보여줍니다: 300 A 클래스 랙 레일, 1,000 A 클래스 스트링 레일, 2,000 A 플러스 메인 버스. 각 레벨은 자체 열 환경을 가집니다 — 랙 외함이 가장 뜨겁고, 분배 캐비닛이 통기되며, PCS 모듈이 능동 냉각됩니다. 동일한 버스바 패밀리가 세 가지 다른 열 예산을 만족해야 하며, 이것이 저장 버스바 프로그램이 응용별 디레이팅으로 30°C 상승 방법을 표준화하는 이유입니다, 열 관리 설계에서 다룬 것처럼.
동일 전력에 더 낮은 전류가 더 적은 동, 더 낮은 손실, 더 단순한 시스템을 의미합니다; 1500 V는 이제 유틸리티 스케일 기본이며, 2000 V 플랫폼이 신흥하고 있습니다.
SiC는 빠르게 스위칭하므로, 루프 인덕턴스가 dV/dt와 di/dt 응력을 제한하도록 최소화되어야 합니다; 인터리브 적층 레이어는 케이블 대비 인덕턴스를 5-20배 컷합니다.
거친 차수: GW당 수백 PCS 모듈과 수천 랙, 각기 하나 이상의 적층 DC-link와 랙 버스바 — 용량에 대한 지속적 다중 GW 당김.
1500-2000 V에서, 동작 전압 부분방전 시험이 IEC 60664-1과 IEC 60270 관행에 따라 점점 표준입니다.
동일한 DC-link 절차가 메가와트 충전에 어떻게 적용되는지 보고, 시장이 2026 버스바 시장 전망에서 어디로 향하는지, 절연 시험, 열 관리, 용접과 접합의 공학 깊이.
요약하면, 2026 저장 조달은 단일 체크리스트로 수렴합니다: 베이스라인으로 1500 V 아키텍처, 로드맵에 2000 V, 컨버터에 SiC, 효율 숫자를 실제로 만드는 부품으로 적층, PD 검증, 저인덕턴스 DC-link.
Send the current profile, voltage class and terminal types — our engineers reply within one business day.
