수 kHz 이상에서 표피 깊이가 동 두께보다 얇아져 내부가 비효율적입니다.
수 kHz 이상에서 표피 깊이가 동 두께보다 얇아져 내부가 비효율적입니다.
고전적 표유 깊이는 delta = sqrt(2 rho / (2 pi f mu))이며, rho는 저항률, f는 주파수, mu는 투자율입니다. 60 Hz에서 동의 경우 delta는 약 8.5 mm입니다 — 그보다 얇은 바가 전류를 거의 균일하게 운반합니다. 20 kHz에서 delta는 0.47 mm로 떨어집니다(NovaSolver, 2026); 100 kHz에서 약 0.21 mm입니다. 수 킬로헤르츠 위에서, 두꺼운 바의 중심은 전자기적 사중량입니다: 전류를 운반하지 않고, 전도를 기여하지 않으며, 질량, 관성, 비용만 추가합니다.
공학 결론은 일반적으로 바를 더 얇게 만드는 것이 아니라 — 각 도체의 두께를 표유 깊이의 두 배 정도로 유지하고, 전류가 실제로 흐르는 곳에 표면을 추가하는 것입니다. 이것은 트랜스포머 코어를 고체가 아니라 적층으로 만드는 동일한 논리입니다.
두 병렬 도체가 반대 방향으로 전류를 운반하는 곳에서, 각 도체의 필드가 다른 도체의 전류를 마주하는 표면으로 밀집시킵니다. 그것이 근접 효과이며, DC-link에서 포지티브와 네거티브 바가 가깝게 달리는 곳 — 낮은 인덕턴스를 위한 좋은 설계가 원하는 정확한 형상 — 근접 효과가 두 바 모두 마주하는 표면에 전류를 집중시킵니다.
실용적 결과는 총 단면이 넉넉해도, 긴밀 커플드 페어의 AC 저항이 스위칭 주파수에서 DC 값의 여러 배가 될 수 있다는 것입니다. 페널티는 4-8 kHz IGBT 스위칭에서 보통 허용 가능하지만, SiC가 달리는 20-50 kHz에서 실질적이 됩니다.
수 메가헤르츠 초과 고주파 영역에서, 표유와 근접 효과가 전류에 사용 가능한 단면을 지수적으로 제한하며, AC 저항 R이 극적으로 증가합니다, 저항이 유효 전도 면적에 반비례하기 때문입니다(Mitsui et al., IEEE, 2021). 동일한 연구는 실용적 업사이드를 보여주었습니다: 최적화된 적층 버스바 형상이 400 V / 30 A 벅 컨버터에서 서지 전압을 13.2%, 감쇠 진동을 49.7%, 스위칭 손실을 29.7% 동시에 감소시켰습니다, 설계 목표 대비.
메시지는 AC 저항이 설계 가능하다는 것입니다. 적층 두께, 플레인 간 스페이싱, 레이어 순서, 단자 배치가 모두 레버이며, 동이 커팅되기 전 FEM 솔버가 돌릴 수 있는 레버입니다.
병렬의 더 얇은 적층 바 — 하나의 두꺼운 고체 바가 아니라 스페이스되고 절연된 — 는 표면적-부피 비율을 증가시키고 각 적층의 두께를 표유 깊이에 더 가깝게 유지합니다(WAZIPOINT, 2026). 각 얇은 레이어는 중심을 낭비하는 대신 전체 단면에 걸쳐 자체 전류 쉐어를 운반하며, 레이어의 표면이 토탈 전도 둘레에 추가됩니다.
이것이 주파수에서 적층 버스바의 결정적 이점입니다: 얇은 레이어 스택이 저인덕턴스 구조이자 저AC저항 구조이며, 루프 인덕턴스를 상쇄하는 동일한 형상이 전도 표면을 곱배기하기 때문입니다.
매우 높은 전류 EHV 서브스테이션 응용에 대해 — 약 3,000-4,000 A 초과 GIS와 AIS 버스바 — 중공 튜블러 도체가 클래식한 답이며, 도체 코어가 전력 주파수에서 무시할 전류를 운반하고 튜브가 죽은 동을 제거하기 때문입니다(WAZIPOINT, 2026). 전력 전자 캐비닛에서, 등가 움직임은 적층 레이어를 두껍고 적은 것보다 얇고 많게 유지하는 것입니다.
고체, 튜블러, 적층 사이 크로스오버는 전류 레벨, 주파수, 기계 듀티에 의해 설정됩니다. 허용 전류 차트가 DC 베이스를 줍니다; 이 가이드가 주파수 보정을 추가합니다.
고주파 전류가 표면에 집중하므로, 표면 품질이 이음부에서 불균형하게 중요합니다. 연결부의 주석도금 또는 은도금 표면이 고전류 밀도 외피를 저저항 피니시에 유지하며, 도금 두께 균일성이 화장품이 아니라 전기 사양이 됩니다. ASTM B545에 따른 3-10 µm 주석 도금, 접촉 영역에 로컬 최소로 작성된 것이 SHANYUAN에서 적용하는 관행입니다(당사의 도금과 부식 가이드 참조).
은도금이 하이사이클 전력 접촉에 더 고성능 선택입니다; 니켈이 습한 캐비닛에서 부식 저항을 추가합니다. 도금 결정은 표유 깊이 논증이 테이블 위에 있는 설계 검토에 속합니다.
주파수에서 도금에 대한 한 가지 주의: DC 접촉 저항에서 이기는 피니시가 자동적으로 AC에서 이기는 피니시가 아닙니다. DC에서, 도금의 일은 접촉 표면입니다; 주파수에서, 표유 효과가 외부 피니스를 통해 전류를 강제하며, 모재보다 더 높은 저항률을 가진 피니시는 접촉 저항이 훌륭해도 표유 레이어에 손실을 추가합니다. 공학 답은 DC 접촉 요구와 함께 피니시 두께와 저항률을 지정하고, DC 저항 측정이 전체 이야기를 말한다고 가정하는 대신 임피던스 스윕에서 조립체의 AC 거동을 검증하는 것입니다.
실용적으로, 동 위 은도금이 고주파 친화적 선택이며 그 저항률이 동에 가깝기 때문입니다; DC 볼트 이음부의 워크호스인 주석 도금은 주파수에서 약간 더 나쁘지만, 스위칭 주파수에서 표유 깊이가 도금 두께에 비해 클 때 완전히 허용 가능합니다 — 이는 대부분 산업 스위칭 주파수에 해당하며 수십 MHz에서는 거짓입니다. 체크는 모든 고주파 설계 검토에 속하는 두 줄 계산입니다.
버스바를 주파수에서 시뮬레이션하면, 메시는 표유 깊이를 해결해야 하며 그렇지 않으면 답이 틀립니다. CAE 벤더가 사용하는 규칙: 표유 깊이 내 최소 3개 이상 엘리먼트 레이어. 20 kHz에서 delta = 0.47 mm이므로, 도체 표면 0.47 mm 내에서 0.15 mm 이하 엘리먼트 사이즈가 필요하며, 도체 중심은 거의 전류를 운반하지 않으므로 코스 메시를 사용할 수 있습니다(NovaSolver, 2026).
이것이 주파수 영역 AC 저항과 인덕턴스 결과가 수렴된 메시에서만 진지하게 받아들여져야 하는 이유이며, 근접을 무시하는 퀵 추정 툴이 긴밀 커플드 DC-link에서 손실을 계통적으로 과소평가하는 이유입니다. 부분 인덕턴스 수학에서 더블 펄스 검증까지 전체 시뮬레이션 워크플로가 당사의 FEM 임피던스 시뮬레이션 가이드에 있습니다.
적층 버스바는 하나의 형상으로 두 문제를 모두 풉니다. 루프 인덕턴스는 순방향과 리턴 플레인을 가깝고 넓게 하여 최소화됩니다; AC 저항은 각 레이어를 표유 깊이에 비해 얇게 유지하고 표면을 곱배기하여 최소화됩니다. 플레인 간 유전 두께는 커패시턴스를 인덕턴스와 트레이드합니다: 더 얇은 필름은 더 낮은 인덕턴스와 더 높은 기생 커패시턴스를 의미합니다; 더 두꺼운 필름은 역. 그 트레이드는 디폴트가 아니라 스위칭 파형에 대한 설계 결정입니다.
SHANYUAN의 다층 적층 버스바 패밀리는 정확히 이 트레이드를 위해 구축되며, 레이어 수는 2에서 6+, 필름 선택은 PET, Nomex, DLF입니다.
한 가지 더 효과가 레이어 논의에 속합니다: 커패시티브 측. 인덕턴스와 AC 저항에서 이기는 근접 스페이싱은 또한 플레인 간 커패시턴스를 생성하며, 그 커패시턴스가 전도 EMI가 따르는 공통 모드 경로를 형성합니다. 설계 트레이드는 따라서 3방향입니다 — 인덕턴스, AC 저항, 커패시턴스 — 그리고 적층의 플레인 간 필름 두께가 세 가지를 모두 움직이는 단일 노브입니다. 적층의 인덕턴스와 커패시턴스에 의해 형성된 공진은 잘 설계된 부품의 스위칭 밴드 위 어딘가에 앉습니다; 밴드 내 공진은 임피던스 스윕이 찾아내는 설계 오류이며 컨버터의 EMI 필터 설계가 알아야 하는 것입니다.
EMI 논증이 시뮬레이션에서 형상을 제대로 얻는 케이스를 강화합니다. 스위칭 dv/dt에 의해 구동된 공통 모드 전류가 적층의 기생 커패시턴스를 통해 히트싱크와 섀시로 흐르며, 접지 전략 — 적층이 섀시에 연결되는 곳과 어떤 임피던스를 통해 — 가 하류 필터 문제가 아니라 버스바 설계 파일의 일부입니다. 당사의 저인덕턴스 설계 가이드가 형상 측을 커버합니다; 주파수 측은 이 가이드의 주제입니다.
저인덕턴스 저AC저항 버스바의 증명은 시뮬레이션이 아니라 측정입니다. 실제 컨버터에서 더블 펄스 시험이 전압 오버슈트와 스위칭 에너지를 정량화합니다; 1 kHz에서 수십 MHz까지 임피던스 분석기 스윕이 저항 상승과 기생 공진을 캡처합니다. IEEE 문헌은 3.3 kV SiC MOSFET 컨버터에서 3D FEM과 더블 펄스 시험에 대해 분석적 부분 인덕턴스 방법을 검증합니다(IEEE Xplore, 2026) — 견인급 부품에 대해 당사가 권장하는 동일한 3방향 검증.
세 가지 규칙이 대부분 설계를 커버합니다. 1 kHz까지, DC 저항을 설계 베이스로 취급하고 열 치수 계산에 집중. 1 kHz에서 스위칭 주파수까지, 레이어 두께 대 표유 깊이 비율을 체크 — 각 레이어를 약 2 × delta 이하로 유지. 스위칭 주파수 위에서, AC 저항이 지배할 것으로 예상하고 토탈 동 질량이 아니라 적층 수와 스페이싱을 구동. 의심스러우면 수렴된 표유 메시로 시뮬레이션한 다음 측정.
경험 법칙은 광범위한 하드웨어에 걸쳐 성립하며, 한 가지 더 바운더리가 한 줄을 가치가 있습니다: 이들은 버스바 자체에 적용되며, 그것에 공급하는 커넥터와 케이블에는 적용되지 않습니다. 케이블 러그에 대한 볼트 이음부가 자체 고주파 거동을 가져옵니다 — 러그의 형상, 볼트의 소재, 도금이 모두 동일한 전류 경로에 앉습니다 — 그리고 바를 지배하는 표유 깊이 논리가 러그를 동등하게 지배합니다. 가장 깨끗한 설계는 적층에서 단자, 러그까지 전체 전류 경로를 하나의 주파수 영역 객체로 취급하며, 이것이 임피던스 스윕이 바 단독이 아니라 조립체 전반에 걸쳐 취해지는 이유입니다.
패턴이 스위칭이 가장 빠른 곳에서 가장 중요합니다: SiC 견인 인버터, 태양광 스트링 인버터, 급속 충전기. 각각에서, DC-link 커뮤테이션 루프는 수 센티미터, 적층은 2-6 레이어, 스위칭 주파수 AC 저항 손실이 효율 예산의 라인 아이템. 루프를 수십 나노헨리에 유지하는 동일한 적층 형상이 AC 손실을 수십 와트가 아니라 와트에 유지합니다. 당사의 인버터 DC-link 버스바와 전력 전자 적층 버스바 페이지가 제작 패턴을 설명합니다.
고주파 버스바 최종 체크리스트: 스위칭 주파수와 그 고조파를 알기; 표유 깊이를 계산하고 레이어 두께를 2 × delta 근처 또는 이하로 유지; 커플드 페어에 근접 효과 체크 실행; 전류 운반 표면에 표면 피니시와 도금 지정; 표유 깊이를 해결하도록 시뮬레이션 메시징; 더블 펄스와 임피던스 스윕으로 검증; 인클로저의 열 예산에 대해 형상 프리즈. 당사 공학 데스크는 귀사 프로파일에 대해 이 체크리스트를 실행할 수 있습니다 — 주파수, 전류, 엔벨로프를 보내주세요, 치수가 견적과 함께 돌아옵니다.
실제 스위칭 파형은 스위칭 주파수의 단일 사인이 아니라 펄스 트레인이며, 그 스펙트럼은 스위칭 주파수와 고조파에서 에너지를 운반하고, 수십 MHz까지 확장되는 di/dt 스파이크 에너지를 동반합니다. 버스바는 합을 봅니다: 기본 스위칭 주파수가 지배적 AC 저항 컴포넌트를 설정하지만, 디바이스의 상승 시간 대역폭까지 고조파 콘텐츠는 표유 깊이가 1 mm의 일부인 곳에 손실을 추가합니다.
정직한 처리는 스펙트럼 기반 손실 계산입니다: 측정되거나 시뮬레이션된 전류 파형을 가지고, 그것을 분해하고, 주파수 의존 저항을 사용해 고조파당 I²R 손실을 합산. SiC 시스템에 대해, 이것이 단일 주파수 추정 대비 겉보기 AC 손실을 두 배로 할 수 있습니다 — 이것이 스위칭 주파수 숫자가 결코 전체 이야기가 아닌 이유입니다.
모든 적층 버스바가 주파수에서 동등한 것은 아닙니다. 본딩 스택 — 하나의 뻣뻣한 바디로 프레스되고 본딩된 레이어 — 은 레이어 패턴이 고정된 단일 구조로 전자기적으로 거동합니다; 느슨한 레이어드 또는 테이프 조립체는 레이어 간 접촉이 변하므로 다른 전류 분배를 가질 수 있습니다. 구분은 손실 계산과 반복성에서 중요합니다: 본딩 스택의 AC 저항은 제조된 속성으로 부품 간 반복 가능하며, 느슨한 스택의 것은 현장 변수입니다.
이것이 SHANYUAN의 스택이 단일 부품으로 원패스 본딩되는 이유 중 하나입니다: 전기 성능이 조립에 맡겨지지 않고 적층 프레스에서 설정됩니다. 제조 디테일은 당사의 제조 공정 가이드에 설명됩니다.
임피던스 분석기가 버스바의 주파수 영역 진실을 줍니다: 1 kHz에서 수십 MHz까지 인덕턴스와 저항 스윕이 AC 저항 상승, 적층의 커패시턴스가 인덕턴스를 만나는 자기 공진, 단자 형상의 효과를 캡처합니다. 스윕은 FEM 추출과 컨버터의 실제 거동 사이 브릿지입니다 — 더블 펄스 시험이 간접적으로만 샘플링하는 주파수에서 모델을 검증합니다.
측정 프로토콜이 중요합니다: 픽스처 인덕턴스가 빼져야 하며(또는 캘브레이션된 픽스처에서 측정), 스윕은 프로토타입이 아니라 생산 부품에서 실행되어야 하며, 공진 주파수는 컨버터의 가진스 콘텐츠와 비교되어야 합니다. 스위칭 밴드 내 공진은 솔버가 놓치지 않을 설계 오류이며 측정만이 수정되었음을 확인합니다.
30 MHz까지 di/dt 스파이크 밴드가 있는 50 kHz에서 스위칭하는 SiC DC-link를 예로 들겠습니다. 동의 표유 깊이는 50 kHz에서 0.30 mm, 300 kHz(5차 고조파)에서 0.12 mm입니다. 300 kHz에서 3 mm 고체 바는 면당 약 0.1 mm 두께의 유효 전도 레이어를 가집니다: AC 저항은 DC의 약 3-5배. 동일 전류를 1 mm 레이어 3레이어 스택에서 운반하며, 각 레이어는 50 kHz 표유 깊이 근처에 있고, DC의 약 1.5배 이내에 머뭅니다.
그 비율이 고주파 서비스에서 얇은 병렬 레이어에 대한 전체 논증입니다: 고체 바와 스택 사이 손실 차이가 컨버터의 효율 예산 라인 아이템이며, 100 kW에서 열이 되는 와트입니다. 형상 규칙 — 레이어 두께가 스위칭 주파수에서 두 표유 깊이 근처 또는 이하 — 이 가져가야 할 한 가지 숫자이며, 인버터 캐비닛만큼 킬로암페어 DC 버스에 적용됩니다.
도체 소재 선택은 DC보다 주파수와 더 상호작용합니다. 동의 저항률은 20°C에서 약 1.7e-8 ohm-m이며 온도와 함께 상승합니다; 알루미늄은 약 1.6배 더 높아, 주어진 주파수에서 표유 깊이를 단축하고 동일 형상에서 AC 저항을 상승시킵니다. 도금은 이중 역할을 합니다: 표유가 사는 표면에서 전류를 운반하고, 모재에 대한 그 저항률이 AC 전류가 실제로 피니스에 얼마나 흐르는지 설정합니다. 저항률이 동에 가까운 은도금은 주파수에서 거의 투명합니다; 우선순위가 낮은 두꺼운 도금은 높은 접촉 저항과 반대입니다.
설계 규칙: 부식뿐 아니라 주파수에 대해 피니시를 지정하세요. 도금과 부식 가이드가 피니시 선택 논증을 주며, 고주파에서 표유 깊이 논증을 추가합니다.
고주파 버스바에 대한 설계 검토는 대화가 아니라 체크리스트처럼 읽혀야 합니다. 스위칭 주파수와 그 고조파 밴드가 정의되었습니까? 각 레이어 두께가 스위칭 주파수에서 약 두 표유 깊이 이하입니까? 근접 효과가 커플드 페어에서 체크되었습니까 — 멀티레벨 토폴로지의 뉴트럴 플레인 포함? 도금이 문서화된 최소값과 함께 전류 운반 표면에 대해 지정되었습니까? 시뮬레이션 메시가 표유 깊이를 해결했으며 수렴 연구가 홀딩됩니까? 공진 주파수가 스위칭 밴드와 비교되었습니까? 더블 펄스 또는 임피던스 스윕 증거가 모델과 매치됩니까?
각 아이템은 번호가 첨부되어 있으며, 각 번호는 파일에 있거나 아니거나입니다. 그 바이너리 체크가 버스바 설계와 버스바 도면을 분리하는 것입니다.
Send the current profile, voltage class and terminal types — our engineers reply within one business day.
