월–금 9:00–18:00 · 중국 표준시(UTC+8) · 산둥성, 중국
News · 고전압 설계

버스바 무부분방전 설계

SHANYUAN은 진공 적층과 가장자리 실링으로 보이드를 최소화합니다.

By SHANYUAN Materials Engineering Team 고전압 설계 Technical Note

SHANYUAN은 진공 적층과 가장자리 실링으로 보이드를 최소화합니다.

1. What Partial Discharge Is, in One Paragraph

부분방전(PD)은 전체 절연 갭을 브릿지하지 않는 국부적 전기 절연 파괴입니다. 그것은 보이드, 도체 가장자리, 또는 국부 전계가 소재의 내전을 초과하는 표면에서 일어납니다 — 그리고 매 사이클마다 절연에 에너지를 증착합니다. 수개월과 수년에 걸쳐, 그 반복 침식이 건전한 유전체를 트래킹된 전도 고장 경로로 바꿉니다.

PD는 피코쿨롱(pC)으로 측정됩니다. 고체 절연에 대한 산업 경험 법칙: 개시가 정격 동작 전압에서 10 pC 아래로 억제되어야 하며, 중전압 듀티에 대해 현대 사양은 일반적으로 정격 전압에서 <10 pC를 요구합니다(버스바 절연체 관행, 2026).

2. Where Voids Come From in a Laminate

적층 버스바는 동 레이어와 유전 필름을 스택한 다음 열과 압력 하 본딩하여 구축됩니다. 중요한 보이드는 세 곳에서 태어납니다: 레이업 중 필름 레이어 사이 갇힌 공기, 본딩 사이클 중 용제 또는 수분 가스 방출, 적층 압력이 더 낮은 필름 가장자리 마이크로 갭.

진공 보조 적층은 정확히 처음 두 가지를 없애기 위해 존재합니다. 스택이 진공 하 본딩될 때, 공기가 숨을 곳이 없으며, 결과는 더 조밀한 보이드 없는 인터페이스입니다. 그것이 MV 컨버터용 고전압 버스 구조가 비협상 공정 단계로 진공 적층을 사용하는 이유입니다(CPES Virginia Tech, 2020).

3. Why Air Is the Weakest Link in the Stack

공기는 대기압에서 약 3 kV/mm 절연 파괴 강도를 가지며, PET, Nomex, 에폭시 절연이 carry하는 15-30 kV/mm보다 한 자릿수 아래입니다. 보이드는 따라서 유전 아머의 구멍입니다: 전계가 그것에 걸쳐 집중되고, 공기가 먼저 절연 파괴하며, 방전이 주변 소재를 천천히 먹습니다.

보이드가 작으므로, 절연 파괴는 부분적입니다 — 하이포트를 트립하지 않지만 — 지속적입니다. 이것이 동일한 유전 스택을 가진 두 적층이 완전히 다른 서비스 수명을 가질 수 있는 이유입니다: 하나는 보이드 없고, 다른 하나는 아니며, PD 시험만이 그들을 구분합니다.

4. Field Grading: Moving the Peak Where the Material Can Hold It

PD는 가장 높은 전압에서 시작하지 않습니다 — 가장 높은 전계 집중에서 시작합니다. 평면 버스에서, 전계는 도체 가장자리, 도금과 비도금 스루홀, 표면 마운트 패드에 밀집됩니다(CPES Virginia Tech, 2020). 전계 그레이딩은 그 피크를 공기에서 멀리, 절연 파괴 강도가 더 높은 유전체로 옮깁니다.

실용적 툴박스: 도체를 내부 레이어에 임베딩, 피크 E-필드를 제어된 플레인으로 옮기는 실드 레이어, 가장자리 등전위 분포를 형상화하는 그레이딩 플레이트 또는 패턴. 한 10 kV 모듈 설계에서, PCB 내부 동 트레이스가 전계 그레이딩 플레이트로 사용되어 피크 필드를 공기에서 FR4로 옮기고, 11.6 kV rms에서 PD 없는 동작을 달성했습니다(CPES Virginia Tech, 2021).

5. The Triple Point: Where Three Materials Meet

모든 버스바에서 가장 높은 리스크 형상은 트리플 포인트입니다 — 도체, 절연, 세 번째 매체(보통 공기 또는 포팅)가 만나는 곳. 단자에서, 전계가 금속, 필름, 공기의 정션에 집중할 수 있으며, 벌크 절연이 응력받기 훨씬 전에 표면 방전이 거기서 시작합니다.

세 가지 대책이 지배합니다: 트리플 포인트를 전도 또는 반전도 레이어로 실드하여 피크를 절연으로 옮깁니다; 필름 익스텐션 또는 슬리브로 연면 경로를 길게 합니다; 단자에서 날카로운 금속 가장자리를 피합니다. 둘째와 셋째는 순수 형상입니다; 첫째는 일찍 설계 결정을 필요로 하며, 실드 레이어가 전체 스택업을 바꾸기 때문.

도체 가장자리의 유전 스택 레이어와 전계 그레이딩을 보여주는 적층 버스바 컷어웨이

6. Edges and Corners: Radius Is a PD Decision

날카로운 코너에서 전계 강화는 반경과 함께 스케일합니다: 나이프 에지가 전계를 평균 응력의 여러 배로 집중하며, 라운드 에지가 그것을 극적으로 낮춥니다. 적층 설계에서, 도체의 가장자리 프로파일은 스탬핑 단계에서 설정되며 절연으로 나중에 고칠 수 없습니다.

실용적 가이던스: 견적 전 동에 최소 가장자리 반경을 지정하고, 스탬핑 버에 대해 도면을 체크하세요 — 버는 내장 PD 소스입니다. 고전압 듀티에 대해, 필름 가장자리 익스텐션을 도체 가장자리 너머로 고려하여, 경계에서 공기가 아니라 유전체가 응력을 받게 합니다.

7. DC vs AC Partial Discharge

DC 응력 하 PD 시험은 AC와 다르게 거동합니다. AC 하, 보이드는 사이클당 두 번 방전합니다; DC 하, 방전 반복률은 보이드의 전하 이완에 의존합니다 — 종종 훨씬 낮아, DC PD를 검출하기 더 어렵게 과소평가하기 쉽게 합니다.

컨버터와 ESS DC-link 버스바는 따라서 배전 관행에서 상속된 AC 시험뿐 아니라 특히 DC PD 시험을 필요로 합니다. 16 kV 정격 평면 버스는 18 kV DC까지 PD 없는 것으로 데모되었으며, DC 폴 사이 측정 PDIV는 20 kV였습니다(CPES Virginia Tech, 2020) — DC 시험이 인버터 듀티에 대한 관련 시험.

8. PDIV and PDEV: The Two Numbers to Ask For

시트에서 두 숫자가 중요합니다. PDIV — 부분방전 개시 전압 — 은 전압이 상승함에 따라 방전이 처음 나타나는 전압입니다. PDEV — 부분방전 소멸 전압 — 은 전압이 하락함에 따라 멈추는 곳입니다. 그 사이 갭은 히스테리시스입니다: 8 kV에서 방전을 시작하는 소재는 5 kV까지 방전을 계속할 수 있으며, 소멸은 전압 딥을 보는 시스템에 중요합니다.

버스바를 지정할 때, 둘을 요청하세요, IEC 60270에 따라 테스트하고 배경 노이즈 플로어를 명시. PDIV만 견적하는 벤더는 이야기의 절반만 말하는 것입니다.

9. The 10 pC Limit and How It Is Tested

정격 전압에서 <10 pC 타겟은 매직 넘버가 아니라 실용적 임계입니다 — 그것은 진정한 절연 무결성을 서비스에서 고장날 보이드 가득 스택으로부터 분리합니다. 측정 체인은 표준입니다: 커플링 커패시터, 알려진 전하에 캘브레이션, 시험 대상이 정격 전압과 그 위에서 응력받음.

버스바 프로그램에 대해, 인수 시험은 전형적으로 다음을 달립니다: PDIV로 램프하고 기록; 정격 전압에서 홀드하고 <10 pC 검증; 램프 다운하고 PDEV 기록. 샘플 시험은 생산에 대해 괜찮지만, 설계 자격은 생산과 동일한 툴링과 소재로 대표 부품에 대해 이루어져야 합니다.

10. Creepage and Clearance as PD Inputs

표면 PD는 벌크 절연만큼 연면 거리와 공극을 따릅니다. 오염, 습도, 고도가 모두 유효 연면 경로를 단축하며, 더러운 표면의 PD는 빠르게 트래킹이 됩니다 — 플래시오버로 끝나는 탄화 전도 트레일.

당사의 연면과 공극 설계 가이던스가 치수 규칙을 커버합니다; PD 각도는 검증입니다: 프리즘 실험실 환경이 아니라 예상 환경 조건(습도, 또는 오염 클래스) 하 표면 PD 시험. 옥외 또는 부분 밀폐 버스바에 대해, 차이는 실질적입니다.

11. Materials: What Each Dielectric Contributes

PET 필름이 워크호스입니다: 높은 유전 강도(전형적으로 >200 V/µm), 낮은 비용, 깨끗한 적층. Nomex는 열 마진과 기계 인성을 추가하며, 더 높은 온도 클래스와 사이클 듀티에 중요합니다. DLF(더블 레이어 필름)와 다른 적층은 동일한 방식으로 비용을 PD 마진과 트레이드합니다.

소재 선택이 천장을 설정합니다; 공정이 당신이 그것에 도달하는지를 설정합니다. 평범한 필름 스택이 보이드 없이 적층되면, 보이드가 있는 프리미엄 필름 스택보다 오래 삽니다. 그것이 공정 제어 — 소재 사양뿐 아니라 — 가 진정한 PD 결정인 이유입니다.

PDIV/PDEV 기록과 함께 IEC 60270에 따른 적층 버스바 부분방전 시험

12. Specifying PD-Free Duty on Your Next PO

고전압 버스바를 시장에 내놓거나 생산 프로그램에 넣을 때, PD 요구는 사양에 속하며, 나중 대화가 아닙니다. 최소 세 가지 아이템: IEC 60270에 따른 PDIV와 PDEV 타겟, 정격 전압에서 <10 pC 한계, 명시된 시험 방법(듀티에 따라 AC 및/또는 DC).

공정 기대 — 보이드 없는 적층, 가장자리 반경, 필요시 실드 — 와 문서를 추가하세요: 설계 자격당 PD 시험 보고서, 생산의 샘플 기록. 그 파일이 출하되는 버스바와 수행하는 버스바를 분리하는 것입니다.

13. SHANYUAN's PD Testing Capability

SHANYUAN은 보이드 제어 적층과 로트당 유전 시험이 있는 적층 버스바를 생산하며, CoC와 함께 하이포트, 절연 저항, 연속성 기록을 포함합니다. 더 높은 전압 프로그램에 대해, 당사는 생산 툴링이 커팅되기 전에 스택 — 레이어 수, 필름 타입, 가장자리 익스텐션 — 을 PD 타겟에 대해 자격 부여합니다.

전압 클래스, 유전 요구, 시험 한계를 도면과 함께 보내주세요; 당사 엔지니어가 스택과 자격 계획을 확인하고 영업일 1일 이내 회신합니다.

14. Testing in Production: Sample vs 100% PD Screening

PD 시험은 하이포트보다 느리고 비싸므로, 생산 스크리닝은 보통 샘플 기반입니다 — 정의된 빈도, 예를 들어 로트당 또는 시프트당 하나의 부품이 전체 PDIV/PDEV 시퀀스를 달리며, 모든 부품은 루틴 하이포트를 받습니다. 샘플 기록이 그런 다음 로트를 앵커링합니다.

트랩은 드리프트 공정입니다: 툴링 변경, 신규 필름 배치, 적층 온도 시프트가 루틴 시험을 트립하지 않고 보이드를 재도입할 수 있습니다. 수정은 샘플 PDIV에 대한 제어 차트입니다 — 개시 전압이 로트 전반 기어올라가면, 공정이 이동한 것이며 조사가 현장 고장 전에 시작합니다, 후가 아니라.

15. Designing for Assembly and Handling

PD 없는 버스바는 프레스를 떠난 후 패배할 수 있습니다. 핸들링이 절연에 스크래치를 냅니다; 조립 툴이 단자에서 필름에 닉을 냅니다; 마운팅 포인트에서 너무 깊이 드라이브된 스크류가 국부 응력 집중이 됩니다. 설계 단계는 약간의 학대를 가정하고 그것에 대한 마진을 구축해야 합니다: 핸들링 존에 더 두꺼운 필름, 보호 가장자리 커버, 토크와 툴링에 대한 명확한 조립 지침.

고전압 프로그램에 대해, 당사 도면은 전기 요구와 동일 시트에 핸들링과 조립 컨스트레인트를 지정합니다 — PD-free로 도착하는 부품이 설치 후에도 여전히 PD-free일 때만 유용하기 때문.

16. When to Specify PD-Free Duty

모든 버스바가 PD 없는 설계를 필요로 하는 것은 아닙니다. 약 1 kV 아래에서, 보이드 관련 PD는 드물게 수명 제한 메커니즘입니다 — 열과 기계 문제가 지배. PD 없는 사양에 대한 케이스는 1 kV 위에서 강해지며, 3.3 kV 이상, 컨버터와 MV 듀티, 절연이 전압 클래스에 비해 얇은 곳에서 비협상이 됩니다.

구매자에 대한 결정 규칙: 시스템 전압이 1 kV 위이거나, 듀티가 컨버터 피드 DC(스위칭 과도를 봄)이면, PDIV/PDEV와 10 pC 한계를 사양에 넣으세요. 그 아래에서는, PD 시험 비용이 의미 있는 것을 사주지 못할 수 있습니다.

17. The Cost of PD Testing vs the Cost of Failure

PD 시험은 비용을 추가합니다 — 장비, 시간, 공학 리뷰 — 그리고 예산 질문이 합법입니다. 그것이 방지하는 고장은 화려한 것이 드뭅니다: 공장 하이포트 트립이 아니라, 현장의 중간 수명 유전 파괴, 워런티 클레임, 다운타임 이벤트, 아무도 시험하지 않은 보이드에서 끝나는 근본 원인 조사.

생산 프로그램에 대해, 비용 비교는 냉혹합니다: 샘플 PD 시험이 단가에 작은 퍼센트를 추가하는 반면, 컨버터나 ESS 랙의 현장 고장은 수십 배 더 비쌉니다. 사양 결정은 리스크 결정이며, 리스크는 전압이 정당화하는 곳이면 시험에 찬성하여 비대칭입니다.

18. Reading a PD Test Report

PD 시험 보고서는 읽을 수 있을 때만 유용합니다. 본질: 시험 회로와 캘브레이션(IEC 60270에 따름), 배경 노이즈 플로어, 램프 레이트가 있는 PDIV, 정격 전압에서 pC로 크기, 하향 경로 PDEV, 환경 조건(온도, 습도, 고도).

두 가지 레드 플래그: 10 pC 한계에 가까운 노이즈 플로어 — 합격을 무의미하게 만드는 — 그리고 PDIV만 인용하고 PDEV 없는 보고서. 공급업체 보고서가 둘 중 하나가 부족하면, 전체 시험 기록을 요청하세요 — 답이 시험이 실제였는지 알려줍니다.

19. Altitude and the PD Margin

1,000 m 위에서, 공기 밀도가 떨어지고 절연 파괴 강도가 떨어집니다 — 일부 가이던스에서 100 m당 약 1%. 해수면에서 설정된 PD 마진이 고고도 사이트에서 조용히 수축할 수 있으며, 얇은 공기에서 표면 방전이 공장 시험이 예측한 것보다 더 일찍 시작합니다.

고원 지역에 설치된 고전압 버스바에 대해, 동작 전압을 디레이팅하거나, 유전을 두껍게 하거나, 고도 보정에 따라 연면을 익스텐션하세요. 시험 보고서의 PDIV/PDEV 숫자는 시험 고도에서 측정되며, 설치 고도는 가정이 아니라 자체 체크를 필요로 합니다.

FAQ

Frequently asked questions

What causes partial discharge in laminated busbars?
PD starts where the electric field exceeds the material's withstand: internal voids from trapped air or outgassing, sharp conductor edges, and triple points where conductor, insulation and air meet.
What is a good PDIV for a medium-voltage busbar?
A practical target is PD inception suppressed below 10 pC at rated voltage. For MV planar bus structures, demonstrated PDIV values range from roughly 11.6 kV rms (10 kV module laminate) to 18-20 kV DC (16 kV-rated planar bus).
How is PD tested on busbars?
Per IEC 60270: the test object is stressed through a calibrated coupling capacitor, PDIV is recorded on the way up, discharge magnitude held at rated voltage, and PDEV recorded on the way down. DC duty requires DC PD testing, not only the AC test.
Related

Continue reading

버스바 절연 시험 가이드
시험·품질

버스바 절연 시험 가이드

절연 시험은 네 가지 질문에 답합니다: 규정 전압 견디나? PD 없나? IR 높나? 임펄스 견디나?

Read article
버스바 연면·절연 거리 설계 가이드
절연

버스바 연면·절연 거리 설계 가이드

연면은 표면 경로, 절연 거리는 직선 에어 갭입니다. 전압 등급으로 최소가 결정됩니다.

Read article
버스바 유전체 선택 가이드
소재

버스바 유전체 선택 가이드

PET는 워크호스, Nomex는 고온, DLF는 컨투어 형상에 적합합니다.

Read article
SHANYUAN Materials Engineering Team Rizhao Shanyuan Electronic Components Co., Ltd. — laminated busbar manufacturer, Shandong, China. Engineering notes reviewed against our production process and DFM records.

Designing a busbar for this application?

Send the current profile, voltage class and terminal types — our engineers reply within one business day.