스위칭 경로의 루프 인덕턴스 각 nH는 SiC MOSFET이 높은 di/dt로 스위칭할 때 과전압의 볼트로 변환됩니다. 그래서 버스바 기생 인덕턴스 측정은 실험실 호기심에서 생산 인수 검사로 바뀌었습니다. 이중 펄스 시험(DPT)은 컨버터 레이아웃의 스위칭 루프 기생 인덕턴스(CPL)를 정량화하는 표준 방법이며 2025-2026년 IEEE 문헌이 방법과 달성 값을 문서화합니다.
스위칭 경로의 루프 인덕턴스 각 nH는 SiC MOSFET이 높은 di/dt로 스위칭할 때 과전압의 볼트로 변환됩니다. 그래서 버스바 기생 인덕턴스 측정은 실험실 호기심에서 생산 인수 검사로 바뀌었습니다. 이중 펄스 시험(DPT)은 컨버터 레이아웃의 스위칭 루프 기생 인덕턴스(CPL)를 정량화하는 표준 방법이며 2025-2026년 IEEE 문헌이 방법과 달성 값을 문서화합니다.
파워 모듈이 꺼지면 스위칭 루프의 전류는 어딘가로 가야 합니다. 루프 인덕턴스에 저장된 에너지, 0.5 x L x I 제곱은 드레인-소스 전압을 DC링크 전압 위로 밀어 올리고 과전압 진폭은 L x di/dt에 비례합니다. 500A를 10A/ns로 스위칭하는 SiC 컨버터에서 루프 인덕턴스 10nH마다 DC링크 전압에 약 50V의 과전압이 추가됩니다. 엔지니어는 과전압 예산을 장치 최대 정격과 비교하므로 루프 인덕턴스는 컨버터가 얼마나 빨리 스위칭할 수 있는지 또는 얼마나 많은 전압 마진이 필요한지 직접 제한합니다.
루프는 버스바 전체가 아니라 파워 스위칭 루프, DC링크 커패시터를 통한 경로, 버스바 평면, 모듈 단자, 스위칭 장치입니다. 다층 적층 버스바는 바로 이 루프를 줄이기 위해 존재합니다. 정·부 평면이 자기장을 상쇄하고 짧고 넓은 접속이 루프 면적을 최소화합니다. 측정이 이 가이드의 주제입니다.
이중 펄스 시험은 스위칭 루프 기생 인덕턴스를 분리하는 확립된 시간 영역 방법입니다. 시험은 컨버터 자체의 파워 스테이지를 사용합니다. 부하 인덕터가 상부 장치를 통해 연결되고 상부 장치의 게이트-소스가 단락되어 프리휠 다이오드가 동작하며 하부 장치가 긴 펄스에 이은 짧은 펄스를 받습니다. 첫 펄스는 시험 전류를 확립하고 첫 펄스의 꺼짐과 두 번째 펄스의 켜짐은 응답 전압에 루프 인덕턴스 정보가 포함된 높은 di/dt 전이를 만듭니다.
기록된 파형에서 기생 인덕턴스는 꺼짐 전압 스파이크(DC링크 위 V_DS 과전압) 또는 전이 중 루프 전압과 di/dt에서 분리됩니다. 2026년 기생 인덕턴스 시간 영역 측정 IEEE 평가는 절차를 형식화하고 이중 펄스 시험과 체계적 신호 처리를 결합하며 DC링크 전압 진동과 센서 불확실성이라는 두 최대 오차원을 명시적으로 다룹니다.
10nH 루프를 측정하려면 그것을 볼 만큼 빠른 장비가 필요합니다. 실용 규칙. 고대역폭 오실로스코프(최소 500MHz, 바람직하게 1GHz), 저인덕턴스 전류 센서 또는 션트 측정, 지연 보정된 차동 전압 센서, 센서 접지 루프를 추가하지 않는 센서 배치. 센서의 10cm 접지 리드는 약 10nH를 추가합니다. 측정 대상과 같은 차수입니다. 션트 전류의 BNC 연결과 켈빈 전압 측정이 깨끗한 답입니다.
두 번째 규칙은 측정 경로 교정입니다. 분리된 인덕턴스 값을 믿기 전에 시험 엔지니어는 시험 지그 자체의 인덕턴스를 측정해 빼고 센서의 대역폭과 지연을 검증해야 합니다. 당사 절연 시험 관행도 같은 철학을 따릅니다. 제품이 그것으로 판단되기 전에 시험 방법을 증명합니다.
생 DPT 파형은 관심 주파수에서 시끄럽습니다. DC링크 전압은 전이 중 진동하고 센서는 유한 대역폭과 지연을 가지며 루프 인덕턴스와 모듈 커패시턴스 사이의 기생 공진이 신호에 겹칩니다. 2026년 IEEE 방법은 이것을 체계적으로 다룹니다. 전압과 전류 파형을 일관되게 필터링(같은 지연, 같은 대역폭), 정의된 전이 세그먼트에서 인덕턴스 분리, 인상적인 단일 숫자가 아닌 불확실성 범위 보고.
공급업체에게 규율은 재현성으로 나타납니다. 같은 버스바를 다른 날, 다른 시험대에서 선언된 허용 범위 내 같은 인덕턴스. 구매자는 허용 범위가 무엇이고 어떻게 확립되었는지 물어야 합니다. 불확실성을 선언하지 않는 14.4nH 증명서는 보증 없는 숫자이기 때문입니다.
참조 값은 유용한 교정점입니다. 10kV SiC MOSFET 모듈의 2025년 IEEE 설계는 이중 펄스 시험으로 검증된 모듈 간 버스바에서 14.41nH 루프 인덕턴스를 보고합니다. 2026년 통합 FPC SiC 모듈 IEEE 보고서는 높은 dv/dt와 di/dt 조건에서 균형 잡힌 전류 분포로 초저 기생 인덕턴스를 입증합니다. 둘 다 같은 메시지를 확인합니다. 대칭 스택, 조정된 접속 위치, DC 평면에 통합된 디커플링 커패시터로 수 nH에서 십수 nH 값은 측정 가능한 사실이며 마케팅 주장이 아닙니다.
이 참조는 측정 도식도 보여줍니다. DPT가 검증 방법, 루프 인덕턴스가 주요 지표, 스위칭 파형이 지원 증거입니다. 파워 일렉트로닉스 버스바 구매자는 공급업체 시험 파일에서 이 증거 기준을 요구해야 합니다.
모든 버스바가 단순한 이평면 샌드위치가 아닙니다. 굽힌 적층 버스바, 여러 모듈에 공급하는 DC링크, 여러 랙은 여러 전류 경로를 가지며 단일 루프 DPT는 스위칭되는 경로의 단일 숫자만 줍니다. 벡터 합성법이 답입니다. 개별 포트의 부분 임피던스를 측정하고 중요 경로의 결과 루프 인덕턴스를 합성합니다. 노섬브리아 대학의 2026년 저인덕턴스 적층 버스바 연구는 사양서가 단일 숫자가 아닌 포트별 인덕턴스 행렬을 요구할 때 유용한 기술을 상세히 다룹니다.
대부분의 산업 컨버터에서 엔지니어가 필요한 것은 포트별 숫자입니다. 가장 빠른 스위칭을 지지하는 모듈-모듈 경로. 저인덕턴스 설계를 레이아웃 단계에서 평가하는 것이 어떤 포트가 존재하는지 결정하고 측정은 레이아웃이 약속한 것을 확인합니다.
강한 스위칭 전이 중 DC링크 커패시터 자체의 인덕턴스와 버스바 직렬 경로가 상호작용합니다. 커패시터는 스위칭 순간 완벽한 전압원이 아니며 루프 전압은 모듈 공진 주파수로 진동합니다. DC링크를 이상 전압원으로 취급하는 분리는 진동 진폭만큼 인덕턴스를 오판합니다. 2026년 IEEE 방법은 이것을 명시적으로 다룹니다. 전이 중 DC링크 전압을 측정하고 그 동역학을 분리에 통합합니다.
실용 완화도 설계 교훈입니다. 디커플링 커패시터를 DC 버스 평면에서 가능한 한 모듈 단자에 가깝게 둡니다. 이것은 인용된 통합 프레스팩 및 FPC SiC 모듈 콘셉트가 취하는 접근과 정확히 일치합니다. 국소 커패시터가 서비스할 수 있는 경로가 짧을수록 DC링크 진동이 스위칭 루프를 오염시키는 정도가 적습니다. 당사 DC링크 버스바는 이 원칙을 중심으로 구축됩니다.
루프 인덕턴스 측정은 수명 주기의 세 지점에 속합니다. 설계 증명에서 프로토타입 DPT가 시뮬레이션을 검증합니다. FEM 임피던스 시뮬레이션이 12nH를 예측하면 측정된 DPT는 12±1nH에 맞아야 합니다. 첫 제품에서 측정은 치수·전기 인수의 일부입니다. 양산에서 층 간격, 접속 위치, 절연 압력, 재료 변동이 인덕턴스를 드리프트시키므로 정기 감사가 프로세스 드리프트를 포착합니다.
양산 질문은 경제입니다. 각 버스바의 완전 DPT는 대부분 프로그램에서 과잉이지만 상관된 대안, DPT 결과에 대해 검증된 단자에서의 고주파 임피던스 측정은 생산 속도로 각 유닛을 검사할 수 있습니다. 상관은 한 번 증명되고 정기적으로 재검증되어야 합니다. 인수 파일은 DPT 참조와 함께 대안 결과를 운반할 수 있습니다.
건강한 버스바 인덕턴스 사양에는 다섯 요소가 있습니다. 루프 정의(어떤 경로, 어떤 단자 사이), 시험 방법(선언된 조건의 DPT 또는 검증된 상관 대안), 목표 값과 허용 범위(예:15nH±15%), 시험 조건(전압, 전류, 온도, 센서 배치), 불확실성 선언. 루프 정의가 없으면 양측이 같은 버스바를 측정하고 다른 숫자를 정직하게 보고할 수 있습니다. 프로그램을 한 달 괴롭히는 고전적 논쟁입니다.
구매자는 측정이 목표를 초과했을 때의 대응도 지정해야 합니다. 기술적 답은 거부가 아닌 레이아웃 평가입니다. 접속 위치, 층 순서, 디커플링 위치가 재료보다 숫자를 많이 바꾸기 때문입니다. 당사 맞춤 버스바 사이클은 시뮬레이션과 측정을 함께 처리해 수정이 추측이 아닌 설계가 되게 합니다.
루프 인덕턴스는 짧은 레이아웃 결정 목록에 반응합니다. 접속 위치가 첫째입니다. 정·부 단자 사이의 각 추가 mm는 경로 cm마다 약 1nH를 추가합니다. 층 순서가 둘째입니다. 얇은 유전체를 가진 교대 평면이 자기장을 최대화하고 다층 구조가 같은 발자국에서 2층보다 빠르게 인덕턴스를 자릅니다. 컷아웃 지오메트리가 셋째입니다. 창, 슬롯, 갭이 전류를 편향시키고 유효 루프를 바꿉니다. 넷째 디커플링 위치입니다. 모듈 측 커패시터는 스위칭 루프에 서비스하고 먼 커패시터는 DC링크에 서비스하며 둘은 교환 불가입니다.
당사 고주파 설계 가이드는 스위칭 주파수에서 전류가 평면 엣지로 집중되는 방식을 보여줍니다. 버스바가 넓고 루프가 빠를 때 중요합니다. 동작 주파수 측정이 측정을 진실하게 합니다.
루프 인덕턴스 측정의 다섯 큰 실수. 센서의 긴 접지 리드(자체 인덕턴스 추가), 관심 전이를 필터링으로 제거한 파형, 측정 대신 강체로 가정한 DC링크, 전류 션트와 전압 센서 지연 혼동, 불확실성 없는 반복 없는 단일 측정 제시. 각각 절차로 수정됩니다. 켈빈 연결, 지연 보정 필터링, 측정된 DC링크 동역학, 지연 보정 센서, 정의된 재현 프로토콜.
2026년 IEEE 방법론을 공개한 시험실은 절차를 공유합니다. 공급업체가 따르면 그 숫자는 재현됩니다. 버스바 증명서를 받으면 첫 질문은 숫자가 아니라 방법입니다. 둘째는 루프 정의. 셋째는 불확실성. 셋 다 문서화되면 숫자는 논의할 가치가 있습니다.
측정된 루프 인덕턴스는 손실과 마진 예산에 직접 들어갑니다. L을 알면 엔지니어는 목표 di/dt에서 과전압을 계산하고 장치 정격과 비교하며 스위칭 속도를 올릴 수 있는지 결정합니다. 같은 L이 모듈 출력 커패시턴스와의 링잉 주파수를 결정해 EMI 스펙트럼을 형성합니다. 버스바에서 5nH 개선하면 더 빠른 스위칭(적은 손실) 또는 더 적은 EMI(싼 필터)를 살 수 있습니다. 엔지니어는 어디서 트레이드하는지 선택합니다.
그래서 좋은 측정은 숫자입니다. 기계 부품(버스바)과 전기 결과(컨버터 효율과 신뢰성) 사이의 인터페이스. 인버터 응용 페이지는 이 트레이드오프가 실제 제품에서 어디에 집중되는지 보여줍니다.
루프 인덕턴스는 구리의 고정 특성이 아니라 시험 조건에서의 루프의 특성입니다. 주파수는 표피 효과가 전류 분포를 바꾸기 때문에 중요하며, 넓은 바의 실효 인덕턴스는 10kHz와 1MHz에서 다르고, DPT 과도는 스위칭 주파수 대역을 여기하므로 측정값은 그 대역을 반영합니다. 온도는 가장자리에서 중요합니다. 그리고 부하 전류는 과도가 추출되는 di/dt를 설정하기 때문에 중요합니다; 100A에서 측정하면 컨버터의 정격 전류에서 측정하는 것보다 더 시끄럽고 덜 대표적인 숫자가 나옵니다.
따라서 사양은 시험 전류, DC 링크 전압, 온도, 프로브 대역폭을 명시해야 하며 인증서는 그것들을 반복해야 합니다. 23°C, 50A, 200MHz 오실로스코프에서 측정한 숫자는 동일한 형상을 85°C, 정격 전류, 1GHz에서 측정한 숫자와 다릅니다. 어느 것도 틀리지 않습니다; 단지 조건이 다를 뿐이며, 이것이 바로 조건 명시를 수용 기준의 일부로 만드는 이유입니다.
측정은 예측을 검증합니다; 예측은 시뮬레이션에서 옵니다. 바 레이아웃의 유한 요소 임피던스 시뮬레이션은 구리가 절단되기 전에 루프 인덕턴스 맵을 제공하며, 터미널을 어디로 옮길지, 몇 개의 레이어, 디커플링을 어디에 둘지에 답하는 도구입니다. 그런 다음 시뮬레이션과 DPT 측정은 루프를 닫습니다: 불확실성 대역을 넘어 발산하면 모델이 무언가를 놓쳤거나(에지 형상, 터미널 접촉, 커패시터 배치) 측정이 오염된 것이며, 발산의 해결이야말로 진정한 엔지니어링 가치가 놓이는 곳입니다.
구매자에게 실무적 결과는 시뮬레이션과 측정 능력을 모두 가진 공급자가 더 짧은 설계 사이클을 제공한다는 것입니다: 레이아웃은 첫 프로토타입에서 정확하고, 인증서는 도면 단계에서 검토된 시뮬레이션과 일치합니다. 시뮬레이션 없이 측정하는 공급자는 물리적 프로토타입에서의 반복을 강요하며, 그것은 모두에게 더 느리고 더 비쌉니다.
스위칭 주파수에서는 전류가 바 도체의 표면과 에지로 몰리며, 표피 효과로 인해 실효 저항과 인덕턴스가 그에 따라 변합니다. 넓은 라미네이트 평면에서는 폭 방향의 전류 분포가 평면의 얼마나 많은 부분이 실제로 정류 루프에 참여하는지를 결정하며, 에지로의 밀집으로 인해 측정 인덕턴스가 DC 형상 추정에서 벗어날 수 있습니다. 이 효과는 대부분의 산업 컨버터에서는 2차적이지만 100kHz를 초과하여 스위칭하는 고주파 SiC 설계에서는 1차적입니다.
측정과 설계는 둘 다 이를 인식해야 합니다: DPT 결과는 주파수 대역 값이며, 시뮬레이션은 동일한 대역에서 실행해야 합니다. 저희 고조파 전류 정격과 전류 분담 설계 가이드는 정격 측면에서 동일한 물리를 다루며, 함께 고주파 DC 링크의 전체 그림을 덮습니다.
컨버터가 실제로 스위칭하는 루프 인덕턴스는 바 경로와 커패시터 자체의 기생 인덕턴스의 합입니다. 그래서 디커플링 커패시터 배치는 버스바 설계와 분리할 수 없습니다: 모듈 터미널 근처의 DC 보드에 통합된 커패시터는 정류 루프를 직접 서비스하고, 바의 먼 끝에 있는 커패시터는 DC 링크만 서비스합니다. 앞서 인용한 프레스팩 SiC 모듈 연구는 모듈이 보는 루프를 줄이기 위해 디커플링을 DC 커패시터 보드에 통합합니다.
측정의 결과: 바 단독 DPT는 하나의 숫자를 주고, 전체 스택(바+커패시터+모듈)의 DPT는 컨버터가 실제로 공존하는 숫자를 줍니다. 수용 기준은 어떤 루프가 견적되는지 명확해야 합니다. 저희 저인덕턴스 설계 리소스는 커패시터를 가치가 있는 곳에 배치하는 레이아웃 순서를 다룹니다.
신뢰할 수 있는 루프 인덕턴스 인증서에는 추출 값, 루프 정의, 시험 조건, 불확실성 명시, 지원 파형(차단 시 오버슈트 트레이스와 추출 지점의 전류 트레이스)이 포함됩니다. 파형은 대부분의 인증서가 생략하는 부분이자 두 번째 엔지니어가 추출을 검증할 수 있게 하는 부분입니다: 오버슈트 니와 di/dt 기울기가 트레이스에 보이며, 인덕턴스는 원시 데이터에서 손으로 재도출할 수 있습니다.
구매자는 PDF뿐 아니라 파형 파일을 요구하고 주문 기록과 함께 보관해야 합니다. 컨버터가 나중에 현장에서 과도한 스위칭 오버슈트를 보일 때, 감사 추적이 바가 사양을 충족했는지 설계가 움직였는지를 결정합니다. 저희 품질 페이지는 파워 일렉트로닉스 버스바마다 동봉하는 시험 파일 뒤의 문서 관리를 설명합니다.
DPT 보고서 없는 데이터시트 인덕턴스 값을 믿을 수 있습니까? 설계 목표로 취급하고 측정된 사실로 취급하지 마세요. 방법과 루프 정의가 숫자에 따라야 합니다. 적층 버스바는 어디까지 내려갈 수 있습니까? 발표된 SiC 모듈 설계는 세그먼트에서 10-15nH를 달성합니다. 그 아래는 FPC 모듈 같은 통합 패키징이 필요합니다. 측정은 온도에 따라 변합니까? 약간. 표피 효과와 재료 특성 때문입니다. 시험 조건은 선언되어야 합니다. 내 설계의 측정 인덕턴스를 얻는 법? 레이아웃을 당사 엔지니어링 팀에 보내세요. 시뮬레이션이 먼저 실행되고 DPT 프로토타입이 검증합니다.
Daniel Richter는 SHANYUAN Laminated Busbars의 수석 전기 엔지니어로, 적층 버스바 및 통전 시스템 설계에 15년의 경력을 보유하고 있습니다. 전력 변환기, EV 플랫폼, HVDC 변전소를 위한 전기 설계, DC-링크 설계, 열 시뮬레이션을 총괄합니다. TU Dresden에서 전기공학 석사 학위를 취득했습니다. 버스바 전기 설계, 허용 전류, 1000V 이상 플랫폼 엔지니어링에 대해 집필합니다.
