ラミネート・バスバーの層数はいくつにすべきか? 1層・2層・4層・6層設計の選定フレームワーク

層数が実際に買うもの

ラミネート・バスバーは薄い誘電層の間に銅導体を挟む。層数は積層内の銅平面の数だ。2層構造は2つの導体(典型的には正/負ペアまたは相/中性線)を担い、4層積層は2組のDCペア、三相+中性線、またはEMC用の分離平面を担え、6層積層は通常、独立した2つの3層ゾーンか複雑なDC/AC混在経路である。

層を足すことは4つのものを買う: アンペア当たりの寄生インダクタンス低減、より密なパッケージング、平面間の統合EMCシールド、分離バスバーの削減。3つのものを犠牲にする: 故障しうる誘電面積の増加、曲げと支持が難しくなる厚い積層、製造複雑性の増加 – ゆえに価格上昇。腕の見せ所は、自社アプリケーションがトレードオフのどちら側にいるかを知ることだ。

インダクタンスの議論、定量化

ラミネートの支配的理由は寄生インダクタンスだ。従来のケーブルペアではループ面積が大きく、寄生インダクタンスは数百nH単位で数えられる。2層ラミネートペアは0.1-0.5mmの誘電体を挟んで往路・復路を向かい合わせにし、量産品の実測値は通常1メートルあたり5-20nH(IEEE 1341手法)だ。

4層積層は正味インダクタンスをさらに減らし、何より各導体をその復路と対にして差動モード電界を打ち消せる。変換器が高di/dtでIGBTまたはSiCモジュールをスイッチングするなら、このサイトのループインダクタンス測定ガイドが仕様検証法を説明する。方法が重要だ – 裸バー上の2端子測定は、接続モジュールを通るループ測定とは異なる値を示す。

層数 vs 電圧クラスと誘電ストレス

電圧クラスは誘電システムの下限を定めるのであって、層数を定めない。800V-1.5kVでは、十分な距離を持つ単層PET(通常0.25-0.5mm)が一般的だ。3.3-4.5kVでは絶縁は厚いPET、Nomex、DLFを要求し、沿面距離が設計を支配する。誘電体選定ガイドがフィルム選定を詳述する。

層数との相互作用は実務的だ: 追加平面ごとに同じシステム電圧に耐える誘電界面が増え、積層界面は最初の界面と同じ無部分放電を要求する。4kVリンク用の6層アセンブリにはPD欠陥の機会が6回ある – だからこそPD試験が層ごとの規律になる。無部分放電設計の記事が規則を列挙する。

多層積層の熱挙動

熱は層の第二の隠れコストだ。各誘電層は熱絶縁体であり – PETは銅よりはるかに熱を伝えない – 6層積層は2層アセンブリより設置面への熱伝導が悪い。~1000Aクラスでは、定格電流での30℃温度上昇予算は外挿ではなく測定で検証すべきだ。

実務対策: より厚いエッジ銅、外側平面のアルミまたは銅スプレッダ板、スタッドにボルト止めされた熱経路。アプリケーションが熱的に重要なら – 熱管理 – リップルを含む正確なプロファイルで測定された温度上昇曲線を要求せよ。

比較マトリクス: 1 vs 2 vs 4 vs 6層

C11000錫めっきの典型的コスト比、計画値であり見積ではない。

条件→推奨マッピング

• 低電流、単純配電(~300A未満)、スイッチング問題なし → 単層バーまたはケーブル。ラミネートは便益なくコストがかかる。
• IGBT/SiCインバータまたはPCSのDCリンク、300-1500A、高di/dt → 2層ラミネートペア、ループインダクタンスを図面に明記。この構成は当サイトのパワーエレクトロニクス・バスバーの大半を担う。
• 三相変換器入力、UPSバイパス、EMC付きDCペア2組 → 4層、導体/復路平面を対に。
• DCとAC経路を組み合わせる多ゾーン変換器またはESSラック → 6層、層ごとPD試験と測定熱データ。SiC/IGBT DCリンク記事がスイッチング側を扱う。

再生可能インバータまたは蓄電パッケージでは2層標準から始め、測定された問題 – インダクタンス、EMC、空間 – が正当化する場合のみ追加せよ。

多層投資を守る設計規則

• エッジ形状。 絶縁は銅エッジを制御された形で越えて突出する必要がある。少なすぎると沿面距離を招き、多すぎると熱伝達を減らす。
• 層レジストレーション。 4-6層では、ずれたフィルムが後でPDが見つける空隙を生む。レジストレーション公差と層ごとPDレポートを要求せよ。
• 接続の逃がし。 スタッドとブレードは積層に機械荷重を伝える。逃がしとトルク限界を指定せよ。接続ガイドが接合部設計を扱う。
• 全電圧試験。 3.3kVアセンブリは定格電圧でhipotとPD試験を行うのであって、減格された工場電圧ではない。

同じアセンブリの機械的取り付けにはボルト接合と振動に関するノートを補助読書とせよ。

多層バスバーRFQチェックリスト

• 回路トポロジ(DCペア、三相、DC2組)と経路ごとの連続電流+リップル
• システム電圧クラスと絶縁要件(PET/Nomex/DLF)
• 測定方法付き経路ごとの目標インダクタンス(インダクタンスガイド参照)
• 環境温度と定格電流での要求温度上昇
• 接続タイプと位置(M6/M8、ブレード、溶接パッド)、トルク付き
• 試験パッケージ: hipot、PDしきい値、絶縁抵抗、温度上昇測定
• エンベロープ図面と取付点

SHANYUANのエンジニアはC11000上の1〜6+層オーダーメイド・ラミネート・バスバーにまさにこのチェックリストを使い、同じ入力が証明書を駆動する。

購買のための短縮版

電気仕様を満たす最小の層数から始め、インダクタンス、EMC、空間が要求する場所にのみ追加し、図面ではなく測定 – ループインダクタンス、PD、温度上昇 – で検証せよ。このシリーズの3つの市場記事 – 欧州、東南アジア、北米 – はこの規律が現場で試されるアプリケーションを描く。

不確かなら回路記述とエンベロープを送ってください – 試験データ付きで層数を推奨します。

コストエンジニアリング: お金の行き先

層数はラミネート・バスバーの最大のコストドライバーだ。銅は材料費を支配する – C11000品質と600-2500Aクラスでは断面は温度上昇で決まり、厚い積層は銅を減らさない。層はプロセスコストを追加する: ラミネーション回数、レジストレーション治具、試験時間、手直し確率。

マトリクスは4層アセンブリを単純バーの約1.8-2.4x、6層積層を2.5-3.5xに置く – 計画値だが曲線形状は安定している。経済的最適はほとんどの場合、測定仕様を通過する最小の層数だ。電流分担の記事は誤った理由で平面を追加したときに何が起きるかを示す。

買い手が忘れるコストの梃子: 試験パッケージ。層ごとPD、フル温度上昇、システム電圧でのhipotは時間がかかる。RFQで範囲を決定せよ – 供給者評価ガイドはそれをフルスコープと呼ぶ。