Người mua thường yêu cầu «càng nhiều lớp càng tốt» – câu hỏi sai. Số lớp là biến thiết kế được cân nhắc với điện cảm, ứng suất điện môi, đường nhiệt và giá. Bài viết này cho người mua và kỹ sư một khung quyết định trước RFQ.
Người mua thường yêu cầu «càng nhiều lớp càng tốt» – câu hỏi sai. Số lớp là biến thiết kế được cân nhắc với điện cảm, ứng suất điện môi, đường nhiệt và giá. Bài viết này cho người mua và kỹ sư một khung quyết định trước RFQ.
Thanh cái nhiều lớp kẹp các dây dẫn đồng giữa các lớp điện môi mỏng. Số lớp là số mặt phẳng đồng trong chồng. Kết cấu 2 lớp mang hai dây dẫn (thường là cặp dương/âm hoặc pha/trung tính); chồng 4 lớp có thể mang hai cặp DC, ba pha cộng trung tính, hoặc các mặt phẳng riêng cho EMC; chồng 6 lớp thường là hai vùng độc lập 3 lớp hoặc đường DC/AC hỗn hợp phức tạp.
Thêm lớp mua được bốn thứ: điện cảm ký sinh thấp hơn trên mỗi ampere, đóng gói dày đặc hơn, che chắn EMC tích hợp giữa các mặt phẳng, và ít thanh cái rời hơn. Tốn ba thứ: diện tích điện môi lớn hơn có thể hỏng, chồng dày hơn khó uốn và đỡ, và phức tạp sản xuất hơn – do đó giá cao hơn. Kỹ năng là biết ứng dụng của bạn ở phía nào của sự đánh đổi.
Lý do chi phối để cán nhiều lớp là điện cảm ký sinh. Trong cặp cáp thông thường, diện tích vòng lớn và điện cảm ký sinh tính bằng hàng trăm nanohenry. Cặp nhiều lớp 2 lớp đặt đi và về đối diện nhau qua điện môi 0,1-0,5 mm; giá trị đo trên sản phẩm hàng loạt thường là 5-20 nH mỗi mét (phương pháp IEEE 1341).
Chồng 4 lớp có thể giảm thêm điện cảm thuần và, quan trọng nhất, khử trường vi sai bằng cách ghép mỗi dây dẫn với đường về. Nếu bộ chuyển đổi của bạn chuyển mạch module IGBT hoặc SiC với di/dt cao, hướng dẫn đo điện cảm vòng mạch trên trang này giải thích cách kiểm chứng thông số. Phương pháp quan trọng – đo hai đầu trên thanh trần cho kết quả khác đo vòng qua module đã kết nối.
Cấp điện áp đặt sàn cho hệ điện môi, không phải số lớp. Ở 800V-1,5kV, một lớp PET (thường 0,25-0,5 mm) với khoảng cách đủ là phổ biến; ở 3,3-4,5kV, cách điện đòi PET dày hơn, Nomex hoặc DLF, và khoảng cách rò chi phối thiết kế. Hướng dẫn lựa chọn điện môi trình bày chi tiết chọn màng.
Tương tác với số lớp là thực tế: mỗi mặt phẳng thêm một giao diện điện môi phải chịu cùng điện áp hệ thống, và các giao diện chồng đòi hỏi cùng sự không có phóng điện cục bộ như lớp đầu. Cụm 6 lớp cho liên kết 4kV có sáu cơ hội khuyết tật PD – vì thế thử nghiệm PD thành kỷ luật theo từng lớp. Bài viết thiết kế không phóng điện cục bộ liệt kê quy tắc.
Nhiệt là chi phí ẩn thứ hai của các lớp. Mỗi lớp điện môi là chất cách nhiệt – PET dẫn nhiệt kém hơn đồng nhiều –, nên chồng 6 lớp dẫn nhiệt ra bề mặt lắp kém hơn chồng 2 lớp. Ở cấp ~1000A, ngân sách phát nhiệt 30°C ở dòng định mức phải được kiểm chứng bằng đo, không ngoại suy.
Biện pháp thực tế: đồng mép dày hơn, tấm khuếch tán nhôm hoặc đồng trên mặt phẳng ngoài, và đường nhiệt bắt vít vào trụ. Nếu ứng dụng của bạn nhạy nhiệt – quản lý nhiệt –, yêu cầu đường cong phát nhiệt đo theo đúng hồ sơ của bạn, gồm cả gợn sóng.
| Thuộc tính | Thanh cái 1 lớp | 2 lớp nhiều lớp | 4 lớp nhiều lớp | 6 lớp nhiều lớp |
|---|---|---|---|---|
| Sử dụng điển hình | Tủ điện, thanh nối đất | Cặp DC-link, pha/trung tính | Ba pha, cặp DC kép, EMC | Vùng chuyển đổi/ESS phức tạp |
| Điện cảm ký sinh (1 m) | Cao (50-150 nH) | Thấp (5-20 nH) | Thấp hơn, khử trường | Thấp nhất mỗi đường |
| Cấp điện áp | Bất kỳ, theo khoảng cách | Đến ~1,5kV phổ biến | Đến ~3,3kV cẩn thận | Đến 4,5kV, PD từng lớp |
| Đường nhiệt | Trực tiếp | Tốt | Trung bình | Khuếch tán/đồng mép |
| Phức tạp sản xuất | Thấp | Trung bình | Cao | Cao + khối lượng thử nghiệm |
| Chi phí tương đối | Gốc | 1,3-1,6x | 1,8-2,4x | 2,5-3,5x |
Tỷ lệ chi phí điển hình cho C11000 mạ thiếc, giá trị lập kế hoạch, không phải báo giá.
Cho gói inverter tái tạo hoặc lưu trữ, bắt đầu từ chuẩn 2 lớp và chỉ thêm khi vấn đề đo được – điện cảm, EMC hoặc không gian – biện minh.
Cho lắp cơ cùng cụm, ghi chú mối nối bắt vít và rung động là tài liệu bổ sung.
Các kỹ sư SHANYUAN dùng chính checklist này cho thanh cái nhiều lớp theo yêu cầu 1 đến 6+ lớp trên C11000; cùng đầu vào dẫn dắt chứng chỉ.
Bắt đầu từ số lớp nhỏ nhất đáp ứng thông số điện, chỉ thêm nơi điện cảm, EMC hoặc không gian buộc phải, và kiểm chứng bằng đo – điện cảm vòng, PD, phát nhiệt – không phải bản vẽ. Ba bài viết thị trường loạt này – châu Âu, Đông Nam Á và Bắc Mỹ – mô tả ứng dụng nơi kỷ luật này được thử thách thực địa.
Không chắc? Gửi mô tả mạch và phạm vi – chúng tôi sẽ khuyến nghị số lớp kèm dữ liệu thử nghiệm.
Số lớp là động cơ chi phí lớn nhất của thanh cái nhiều lớp. Đồng chi phối hóa đơn vật liệu – ở chất lượng C11000 và cấp 600-2500A, tiết diện do phát nhiệt quyết định, và chồng dày hơn không giảm đồng. Các lớp thêm chi phí quy trình: thêm lần cán, khuôn đăng ký, thời gian thử nghiệm và xác suất làm lại.
Ma trận đặt cụm 4 lớp ở ~1,8-2,4x thanh cái đơn và chồng 6 lớp ở 2,5-3,5x – giá trị lập kế hoạch, nhưng hình dạng đường cong ổn định. Tối ưu kinh tế hầu như luôn là số lớp nhỏ nhất qua thông số đo được; bài viết phân phối dòng cho thấy điều gì xảy ra khi thêm mặt phẳng vì lý do sai.
Đòn bẩy chi phí người mua quên: gói thử nghiệm. PD từng lớp, phát nhiệt đầy đủ và hipot ở điện áp hệ thống tốn giờ. Quyết định phạm vi trong RFQ – hướng dẫn đánh giá nhà cung cấp gọi đó là phạm vi đầy đủ.
Định mức một thanh cái không phải một tra cứu — nó là một phép tính. Mức tăng nhiệt mới là
Đọc bài viết
Tốc độ đóng cắt cao hơn từ SiC MOSFET và IGBT hiện đại đang đẩy thanh cái link DC vào vị t
Đọc bài viết
Daniel Richter là kỹ sư điện trưởng tại SHANYUAN Laminated Busbars, với 15 năm kinh nghiệm thiết kế thanh cái ép lớp và hệ thống dẫn dòng. Ông phụ trách định cỡ điện, bố trí liên kết DC và mô phỏng nhiệt cho bộ biến đổi công suất, nền tảng xe điện và trạm HVDC. Ông có bằng Thạc sĩ Kỹ thuật điện tại
Gửi hồ sơ dòng điện, cấp điện áp và loại đầu nối — kỹ sư của chúng tôi trả lời trong một ngày làm việc.
