Stray loop inductance is what turns a clean switching edge into a voltage spike that stresses every semiconductor in the inverter. This guide explains why laminated planes reach nanohenry levels, how far the design rules take you, and where FEM optimization earns its keep.
Khi một công tắc lực đảo chiều, chẳng hạn từ bật sang tắt, dòng chảy trong vòng dây muốn tiếp tục chảy, như nước trong một đường ống. Khi dòng đó gặp công tắc giờ đang mở, nó đâm vào nó và tạo một xung điện áp trên linh kiện. Quan hệ là V = L × di/dt quen thuộc: tự cảm vòng dây L nhân với tốc độ thay đổi dòng.
Tự cảm vòng dây càng cao, quá áp các bán dẫn phải chịu càng lớn. Phép loại suy là búa nước: tốc độ chất lỏng biến thành áp suất quá mức khi bạn đóng một vòi. Trên đỉnh vọt áp, tự cảm vòng dây cao thúc đẩy nhiễu điện từ, vì cùng từ thông ghép vào các vật dẫn gần đó.
Tại sao điều này mỗi năm lại có ý nghĩa hơn? Các công tắc SiC có nhiệt độ tiếp giáp gần 175 °C, so với 150 °C cho silic, và chúng đóng cắt nhanh hơn; đóng cắt nhanh hơn chính là thứ nhân lên xung V = L × di/dt. Các MOSFET SiC rời cũng thường được ghép song song để đạt lực định mức, đòi hỏi kiểm soát tự cảm vòng dây chặt hơn nữa xuyên suốt mảng song song. Vòng dây đầu ghép bài toán điện với bài toán nhiệt: vọt áp ép biên độ thiết kế quá khổ trên mọi linh kiện trong chuỗi, chặn các lợi ích mật độ lực mà nâng cấp SiC đáng lẽ mua được.
Tự cảm vòng dây cao cũng giới hạn tốc độ một biến tần có thể đóng cắt. Để ở trong diện vận hành an toàn của bán dẫn, các nhà thiết kế làm chậm cạnh đóng cắt hoặc thêm mỡ dập, và cả hai lựa chọn đều đổi lấy chính hiệu suất mà linh kiện nhanh được mua vì nó. Đó là chi phí ẩn của việc bỏ qua tự cảm sớm: một link DC hoạt động nhưng ép bạn giảm định mức toàn bộ tầng lực. Để có bối cảnh ứng dụng, xem trang thanh cái biến tần của chúng tôi, và cho góc nhìn phía bán dẫn đọc các xu hướng thanh cái link DC SiC và IGBT.
Tự cảm của một vật dẫn phụ thuộc hình dạng của nó và vào độ gần của đường đi dòng đối diện. Hình học tự cảm thấp nhất có sẵn là các mặt phẳng song song, đó chính là một thanh cái ép lớp: các vật dẫn dương và âm phẳng cách nhau bằng một điện môi mỏng. Để tối thiểu tự cảm, các vật dẫn được đưa lại gần nhau cực kỳ, trong một số thiết kế đến dưới 100 µm khoảng cách cách điện.
Cùng tiết diện vật dẫn, dài 1 m, khe 1 mm; so sánh bậc độ lớn là striking:
| Cấu hình | Tự cảm vòng dây |
|---|---|
| Cặp dây tròn, cách nhau 1 mm | ≈ 0.4 mH |
| Thanh cái ép lớp tương đương, cùng tiết diện, khe 1 mm | ≈ 50 nH |
| Cùng thanh cái với cách điện cao cấp, khe 0.2 mm | dưới 20 nH |
Hai hiệu ứng vật lý định hình con số ở tần số cao. Hiệu ứng bề mặt đẩy dòng xoay chiều về phía bề mặt ngoài của mỗi vật dẫn, và hiệu ứng gần kéo các dòng ngược chiều lên các bề mặt đối diện của các mặt phẳng đối nghịch. Trong một thanh cái ép lớp các hiệu ứng đó làm việc có lợi cho bạn: các mặt phẳng đối nghịch dùng trường của nhau, và từ thông phần lớn triệt tiêu trong khe. Các dây tròn lỏng lẻo không có triệt tiêu như vậy, đó là lý do thật sự cùng tiết diện rơi từ 0.4 mH xuống khoảng 50 nH. Khoảng cách dưới 100 µm là cơ chế, không phải marketing: thắt chặt khe làm co diện tích vòng dây mà từ thông thấy.
Dưới khoảng 60–75 kW, các PCB lực compact có thể tích hợp điều khiển và lực trên một tấm; trên mức đó, một thanh cái ép lớp điện tử công suất là liên kết link DC ưa thích, vì nó mang tự cảm vòng dây thấp cùng độ bền và chống rung. Vùng mục tiêu cho điện tử công suất nghiêm túc là dải nanohenry, không phải dải milihenry.
Trong thực tế, thanh cái thật không bao giờ là hai hình chữ nhật hoàn hảo. Cửa sổ đầu cực, lỗ bulong và các lớp so le phá vỡ chồng mặt phẳng, và mọi sự phá vỡ là một mức tăng cục bộ của diện tích vòng dây. Đó là lý do công việc hình học xảy ra ở các đầu cực trước, không phải ở các đoạn thẳng: một đoạn thẳng 50 mm mặt phẳng góp ít tự cảm, trong khi một đầu cực uốn với khe từ mở có thể ăn nửa ngân sách. Cùng chồng mặt phẳng song song triệt tiêu từ thông cũng chia dòng giữa các lớp; xem bảng dòng định mức để biết số lớp thay đổi định mức thế nào. Khi bạn gửi chúng tôi một bản vẽ cell đóng cắt, các giao diện đầu cực và tụ là nơi chúng tôi nhìn trước nhất.
Tự cảm tản mạn trong mạch đảo chiều bị ảnh hưởng bởi hiệu ứng bề mặt, tự cảm hỗn hợp, độ dài đường đi đảo chiều, khoảng cách giữa các vật dẫn, và cấu trúc tách của thanh cái. Hai quy tắc scaling thực nghiệm đáng ghi nhớ vì chúng sống sót xuyên các hình học:
Khoảng cách tổn thương nhiều hơn độ dài, đó là một cách khác để nói: giữ các mặt phẳng đối nghịch gần nhất có thể. Nhưng vì bất đối xứng bố cục, vị trí linh kiện và cấu trúc ép lớp, vòng dây đảo chiều hầu như luôn mất cân bằng.
Sự mất cân bằng đến từ đâu? Bất đối xứng bố cục, vị trí linh kiện và trình tự chồng ép lớp đều đẩy mật độ dòng quanh vòng dây, nên một đường đi đảo chiều thấy tự cảm nhiều hơn một đường khác. Sự mất cân bằng truyền vào mạch chính, và các băng-aid thường là các mạch mỡ dập thêm và tản nhiệt lớn hơn để ngăn áp điện và ứng suất nhiệt mất cân bằng. Cả hai đều là phạt chi phí và kích thước bạn sẽ không trả nếu vòng dây cân bằng từ đầu.
Cùng logic mất cân bằng áp dụng khi ghép song song các mô-đun. Nếu hai công tắc song song thấy tự cảm vòng dây hơi khác nhau, chúng chia dòng không đều: đường tự cảm thấp hơn mang nhiều hơn, nóng hơn, già nhanh hơn, và đặt định mức hệ thống. Chồng cân bằng và vị trí đầu cực đối xứng là thứ cho phép các linh kiện song song thực sự chia như kế hoạch. Đây cũng là lý do duyệt bố cục thanh cái không thể xảy ra sau khi bố cục cơ khí đóng băng; hai là cùng một bài toán. Thực hành của chúng tôi là đối xử cân bằng vòng dây như một biến DFM tường minh: sắp xếp lại vị trí linh kiện, lật thứ tự lớp, và kiểm tra chia dòng trong mô phỏng trước giai đoạn dụng cụ.
Đo tự cảm trên một nguyên mẫu vật lý cần thiết bị lab chuyên dụng, gá đặt tinh tế và ít nhất một lần chế tạo, và các thay đổi hình học nhỏ di chuyển con số nhiều, nên một mẫu thử dễ sửa đổi gần như không thể dựng. Mô phỏng phần tử hữu hạn không cần mẫu vật lý:
Hai chi tiết có ý nghĩa. Thay các tụ bằng một khối ngắn mạch ép bộ giải đi theo đường trở kháng thấp nhất giữa các đầu cực DC, đó chính là đường đi dòng đảo chiều tần số cao bạn quan tâm. Và quét tần số đến MHz có ý nghĩa vì từ thông phụ thuộc mạnh tần số qua bề mặt và hiệu ứng gần; một lượt giải ở một tần số cho bạn một con số, trong khi một lần quét khớp dốc đóng cắt thật của bạn cho bạn con số linh kiện thực sẽ thấy.
Một vòng tối ưu điển hình, trường hợp ví dụ ở 5 kHz và dòng đầu dò 1 A, trông như thế này:
| Bước thiết kế | Tự cảm vòng dây tổng |
|---|---|
| Baseline, đầu cực uốn, khe mở | 12.0 nH |
| Đầu cực phẳng với bạc kết nối, khe mở nhỏ hơn | 9.2 nH |
| Tăng chồng giữa các đầu cực, triệt tiêu từ thông | 4.5 nH |
Kết quả: giảm 63% với một cách tiếp cận lặp nhanh, kết thúc dưới 5 nH. Các đóng góp lớn nhất đến từ đầu cực kết nối bán dẫn, khe vòng mở, và các kết nối tụ. Bài học chuyển cho bất kỳ đường đi đảo chiều nào: tự cảm lớn nhất sống tại các giao diện, không phải trong khối của các mặt phẳng. Dẫn tụ, đầu cực uốn, và bulong thanh-cái-đến-mô-đun mỗi cái đều mở vòng dây; các giao diện phẳng, chồng lên, ngắn đóng nó lại. Hàn các tụ link DC trực tiếp lên thanh cái là phiên bản agressive nhất của điều này, và đó là lý do các cụm thanh cái link DC với tụ tích hợp tồn tại.
Mỗi quy tắc có một chế độ hỏng phía sau nó. Một khe từ mở tại một đầu cực là một vòng dây dòng bạn phải vòng quanh; chồng thêm triệt tiêu nó. Cách điện mỏng giữa các mặt phẳng làm co diện tích vòng dây, nhưng dưới biên độ thiết kế PD của bạn phần không còn an toàn ở điện áp, đó là lý do các thiết kế cao áp được kiểm tra biên độ thiết kế phóng điện cục bộ song song. Một bố cục compact cắt độ dài vòng dây, nhưng gói vòng dây cũng bẫy nhiệt, đó là lý do chúng tôi chạy kiểm tra nhiệt trong quản lý nhiệt thanh cái cùng lúc. Cân bằng có ý nghĩa vì một vòng dây mất cân bằng làm các linh kiện song song chia dòng không đều, và linh kiện song song kém nhất đặt định mức.
Trong các biến tần kéo cho EV pin, tự cảm tản mạn ghép các bài toán điện, từ và nhiệt lại với nhau: nó ép biên độ thiết kế quá khổ, chặn lợi ích mật độ lực, và ảnh hưởng lựa chọn linh kiện, định mức, tần số đóng cắt và mức tăng nhiệt. Trong các biến tần hệ truyền động EV và trong truyền động động cơ công nghiệp, đó chính là lý do link DC được chế tạo như một thanh cái ép lớp chứ không phải một harness dây. So sánh hai cách tiếp cận trong hướng dẫn thanh cái và harness cáp của chúng tôi.
Dưới khoảng 60–75 kW, các PCB lực compact tích hợp tầng điều khiển và lực trên một tấm, và các thanh cái ép lớp không cần thiết. Trên dải đó, trong các biến tần kéo, các biến tần DC/DC và phân đoạn 100–500 A, liên kết link DC là nơi tự cảm vòng dây trở thành một tham số đặc tả sản phẩm. Phiên bản tích hợp tụ của kiến trúc này đưa quy tắc tụ-đóng-gần-công-tắc đến cực điểm: các tụ link DC hàn trực tiếp lên thanh cái thay vì bắt vít trên dẫn, loại bỏ bit dài cuối cùng của diện tích vòng dây khỏi mạch. Mọi thanh link DC phát hành qua kiểm tra hipot, điện trở cách điện và thông mạch dưới quy trình thử thanh cái ép lớp nội bộ của chúng tôi, với các hồ sơ lô được cung cấp khi được đòi.
Xu hướng khác thúc đẩy biên giới này là điện áp. Điện áp bus DC cứ leo về 800 V và hơn trong kéo, điều nâng di/dt khả dụng tại công tắc và thu hẹp dung sai cho mỗi nanohenry trong vòng dây. Một link DC thoải mái ở 400 V xứng đáng một cái nhìn thứ hai ở 800 V, thậm chí trước nâng cấp SiC.
Khi bạn gửi chúng tôi một bản vẽ cell đóng cắt, kèm dòng, tần số đóng cắt, di/dt, và vị trí tụ và bán dẫn, chúng tôi chạy duyệt tự cảm và nhiệt như một phần của dịch vụ duyệt DFM thanh cái, trước dụng cụ. Các con số trong hướng dẫn này, 30% mỗi lần gấp đôi độ dài, 80% mỗi lần gấp đôi khe, 50 nH so với 0.4 mH, là các giá trị tham chiếu từ các thiết kế cấp sản phẩm; đối xử chúng như bậc độ của bài toán, không phải đặc tả của bạn, và để vòng FEM đóng 10% cuối. Danh sách kiểm tra bắt đầu cho bất kỳ chương trình mới nào nằm trong hướng dẫn thiết kế thanh cái ép lớp, hoặc nhảy thẳng đến liên hệ kỹ thuật của chúng tôi với bố cục của bạn.
Send the current profile, voltage class and installation conditions — we will size the busbar and document the calculation with your quotation.
Send the current profile, voltage class and installation conditions — we will size the busbar and document the calculation.
