Low-Inductance Busbar Design: Principles & Layout Rules

Cuando un interruptor de potencia conmuta, digamos de encendido a apagado, la corriente que fluye en el bucle quiere seguir fluyendo, como agua en una tubería. Cuando esa corriente encuentra el interruptor ahora abierto, choca contra él y genera un pico de voltaje a través del dispositivo. La relación es la familiar V = L × di/dt: la inductancia del bucle L multiplicada por la tasa de cambio de corriente.

Cuanto mayor es la inductancia del bucle, mayor es la sobretensión que los semiconductores deben soportar. La analogía es el golpe de ariete del agua; la velocidad del líquido se convierte en sobrepresión cuando cierra un grifo. Además del sobreimpulso, la alta inductancia de bucle impulsa interferencia electromagnética, porque el mismo flujo magnético se acopla a conductores cercanos.

Por qué esto importa más cada año? Los interruptores SiC tienen temperaturas de unión cercanas a 175 °C, frente a 150 °C para el silicio, y conmutan más rápido; la conmutación más rápida es exactamente lo que multiplica el pico V = L × di/dt. Los MOSFET SiC discretos también se paralelan comúnmente para alcanzar la potencia nominal, lo que exige un control aún más estrecho de la inductancia del bucle en todo el arreglo paralelo. El bucle parásito acopla el problema eléctrico al térmico; el sobreimpulso fuerza márgenes de diseño sobredimensionados en cada dispositivo de la cadena, bloqueando las ganancias de densidad de potencia que la actualización SiC pretendía comprar.

La alta inductancia de bucle también limita qué tan rápido puede conmutar un convertidor. Para permanecer dentro del área de operación segura del semiconductor, los diseñadores ralentizan el flanco de conmutación o añaden snubbers, y ambas opciones intercambian exactamente la eficiencia por la que se compró el dispositivo rápido. Ese es el coste oculto de ignorar la inductancia temprano; un DC-link que funciona pero le obliga a desclasificar toda la etapa de potencia. Para el contexto de aplicación, vea nuestra página de barra de inversor, y para la perspectiva del lado semiconductor lea tendencias de barra DC-link SiC e IGBT.

La inductancia de un conductor depende de su forma y de la proximidad de la ruta de corriente opuesta. La geometría de menor inductancia disponible son los planos paralelos, que es exactamente lo que es una barra laminada: conductores plano positivo y negativo separados por un dieléctrico delgado. Para minimizar la inductancia, los conductores se acercan extremadamente, en algunos diseños a menos de 100 µm de distancia de aislamiento.

Misma sección de conductor, 1 m de largo, 1 mm de separación; la comparación de orden de magnitud es sorprendente:

Dos efectos físicos dan forma al número a alta frecuencia. El efecto pelicular empuja la corriente alterna hacia la superficie exterior de cada conductor, y el efecto de proximidad atrae corrientes de dirección opuesta hacia las superficies enfrentadas de los planos opuestos. En una barra laminada esos efectos trabajan a su favor; los planos opuestos usan los campos mutuos, y el flujo magnético se cancela en gran parte en el hueco. Los cables redondos sueltos no tienen tal cancelación, que es la verdadera razón por la que la misma sección transversal cae de 0.4 mH a unos 50 nH. La separación sub-100 µm es el mecanismo, no marketing; estrechar el hueco reduce el área de bucle que el flujo ve.

Por debajo de unos 60–75 kW, los PCB de potencia compactos pueden integrar control y potencia en una placa; por encima de eso, una barra laminada de electrónica de potencia es la interconexión DC-link preferida, porque entrega la baja inductancia de bucle junto con durabilidad y resistencia a vibración. La zona objetivo para electrónica de potencia seria es el rango de nanohenrios, no el rango de milihenrios.

En la práctica, la barra real nunca son dos rectángulos perfectos. Las ventanas de terminal, agujeros de perno y capas escalonadas rompen la superposición de planos, y cada rotura es un aumento local del área de bucle. Es por eso que el trabajo de geometría ocurre primero en los terminales, no en los tramos rectos; un tramo recto de 50 mm de plano aporta poca inductancia, mientras que un terminal doblado con un hueco magnético abierto puede comer la mitad del presupuesto. El mismo apilado de planos paralelos que cancela flujo también reparte corriente entre capas; vea la tabla de ampacidad para cómo el número de capa cambia la clasificación. Cuando nos envía un dibujo de celda de conmutación, las interfaces de terminal y condensador son donde miramos primero.

La inductancia parásita en el circuito de conmutación está influida por el efecto pelicular, la inductancia mutua, el largo de la ruta de conmutación, la separación entre conductores y la estructura dividida de la barra. Dos reglas empíricas de escala vale la pena memorizar porque sobreviven a través de geometrías:

• Duplicar el largo del circuito de conmutación eleva la inductancia parásita en aproximadamente un 30%.
• Duplicar el espesor de aislamiento, o separación, entre los conductores de conmutación eleva la inductancia parásita en aproximadamente un 80%.

La separación duele mucho más que el largo, que es otra forma de decir: mantenga los planos opuestos lo más juntos posible. Pero debido a la asimetría de disposición, la ubicación de componentes y la estructura laminada, el bucle de conmutación está casi siempre desequilibrado.

De dónde viene el desequilibrio? La asimetría de disposición, la ubicación de componentes y la secuencia de apilado laminado empujan la densidad de corriente alrededor del bucle, por lo que una ruta de conmutación ve más inductancia que otra. El desequilibrio se propaga al circuito principal, y los parches habituales son circuitos snubber extra y disipadores más grandes para suprimir la tensión desequilibrada y el estrés térmico. Ambas son penalizaciones de coste y tamaño que no pagaría si el bucle estuviera equilibrado desde el principio.

La misma lógica de desequilibrio aplica al paralelar módulos. Si dos interruptores en paralelo ven inductancias de bucle ligeramente diferentes, reparten corriente desigualmente; la ruta de menor inductancia transporta más, calienta más, envejece más rápido, y fija la clasificación del sistema. El apilado equilibrado y la ubicación simétrica de terminales son lo que permite que los dispositivos en paralelo realmente repartan como se planeó. Es también por eso que la revisión de disposición de la barra no puede ocurrir después de que la disposición mecánica esté congelada; los dos son el mismo problema. Nuestra práctica es tratar el equilibrio del bucle como una variable DFM explícita; reorganizar la ubicación de componentes, voltear el orden de capas, y verificar el reparto de corriente en simulación antes de la etapa de utillaje.

Medir la inductancia en un prototipo físico necesita equipo de laboratorio especializado, configuración delicada y al menos una construcción, y pequeños cambios de geometría mueven mucho el número, por lo que una muestra de prueba fácilmente modificable es casi imposible de construir. La simulación de elementos finitos no necesita muestra física:

• Construya solo el modelo 3D de la barra; los semiconductores y condensadores no se modelan.
• Reemplace los condensadores con un bloque de cortocircuito, para que la corriente siga la ruta de menor impedancia; el solucionador contabiliza proximidad y efecto pelicular a alta frecuencia.
• Coloque una sonda de inductancia en el punto de conexión del semiconductor.
• Lea el gráfico de campo magnético; la inductancia es proporcional al flujo magnético, y el solucionador barre frecuencias hasta MHz, por lo que el barrido debe coincidir con su frecuencia de conmutación real y pendiente.
• Itere sobre las áreas de mayor flujo. Las ejecuciones paralelas evalúan la distribución de corriente y el comportamiento térmico al mismo tiempo.

Dos detalles importan. Reemplazar los condensadores con un bloque de cortocircuito fuerza al solucionador a seguir la ruta de menor impedancia entre los terminales DC, que es exactamente la ruta de corriente de conmutación de alta frecuencia que le importa. Y barrer frecuencia hasta MHz importa porque el flujo magnético es fuertemente dependiente de frecuencia a través de efectos peliculares y de proximidad; una ejecución del solucionador a una frecuencia da un número, mientras que un barrido emparejado a su pendiente de conmutación real da el número que el dispositivo realmente verá.

Un bucle típico de optimización, caso de ejemplo a 5 kHz y una corriente de sonda de 1 A, se ve así:

Resultado: una reducción del 63% con un enfoque iterativo rápido, terminando por debajo de 5 nH. Las mayores contribuciones vinieron del terminal de conexión del semiconductor, el hueco de bucle abierto, y las conexiones del condensador. La lección se transfiere a cualquier ruta de conmutación; la mayor inductancia vive en las interfaces, no en el grueso de los planos. Los terminales del condensador, terminales doblados, y pernos barra-a-módulo cada uno abren el bucle; las interfaces planas, superpuestas y cortas lo cierran de nuevo. Soldar condensadores DC-link directamente sobre la barra es la versión más agresiva de esto, y es la razón por la que existen los ensamblajes de barra DC-link con condensadores integrados.

• Minimice el hueco magnético de bucle abierto en cada terminal e interfaz de barra; aumente la superposición de planos positivo/negativo donde sea posible.
• Mantenga la distancia de aislamiento del bucle de conmutación lo más pequeña posible, mientras aún garantiza el nivel de aislamiento requerido.
• Mantenga la disposición lo más compacta posible, mientras aún garantiza calor y calentamiento aceptables.
• Equilibre el bucle de conmutación mediante la ubicación de componentes y la secuencia de apilado de los conductores.
• Monte los condensadores DC-link lo más cerca posible de los terminales del interruptor; los terminales individuales largos del condensador son pura inductancia añadida.

Cada regla tiene un modo de fallo detrás. Un hueco magnético abierto en un terminal es un bucle que su corriente tiene que rodear; la superposición extra lo cancela. El aislamiento delgado entre planos reduce el área de bucle, pero por debajo de su margen de diseño de DP la pieza ya no es segura a tensión, que es por lo que los diseños de alta tensión hacen verificar el margen del diseño de descarga parcial en paralelo. Una disposición compacta recorta el largo del bucle, pero empaquetar el bucle también atrapa calor, que es por lo que ejecutamos la verificación térmica en la gestión térmica de barra al mismo tiempo. El equilibrio importa porque un bucle desequilibrado hace que los dispositivos en paralelo repartan corriente desigualmente, y el dispositivo peor paralelado fija la clasificación.

En inversores de tracción para EV de batería, la inductancia parásita acopla los problemas eléctrico, magnético y térmico juntos; fuerza márgenes de diseño sobredimensionados, bloquea ganancias de densidad de potencia, y afecta la selección de componentes, clasificaciones, frecuencia de conmutación y calentamiento. En inversores de tren motriz EV y en accionamientos de motor industriales, es exactamente por lo que el DC-link se construye como una barra laminada en lugar de un arnés de cables. Compare los dos enfoques en nuestra guía de barra vs arnés de cable.

Por debajo de unos 60–75 kW, los PCB de potencia compactos integran etapas de control y potencia en una placa, y no se necesitan barras laminadas. Por encima de esa banda, en inversores de tracción, convertidores DC/DC y el segmento de 100–500 A, la interconexión DC-link es donde la inductancia de bucle se convierte en un parámetro de especificación de producto. La versión con condensador integrado de esta arquitectura lleva la regla condensadores-cerca-de-los-interruptores a su extremo; condensadores DC-link soldados directamente sobre la barra en lugar de atornillados en terminales, que elimina el último trozo largo de área de bucle del circuito. Cada barra DC-link liberada pasa verificaciones de hipot, resistencia de aislamiento y continuidad bajo nuestro proceso de ensayo de barra laminada in situ, con registros de lote suministrados a petición.

La otra tendencia que empuja este límite es la tensión. Las tensiones de bus DC siguen subiendo hacia 800 V y más en tracción, lo que eleva el di/dt disponible en el interruptor y encoge la tolerancia para cada nanohenrio en el bucle. Un DC-link que estaba cómodo a 400 V merece una segunda mirada a 800 V, incluso antes de la actualización SiC.

Cuando nos envía un dibujo de celda de conmutación, con corriente, frecuencia de conmutación, di/dt, y posiciones de condensador y semiconductor, ejecutamos la revisión de inductancia y térmica como parte de nuestro servicio de revisión DFM de barra, antes del utillaje. Los números de esta guía son valores de referencia de diseños de grado producción; trátelos como la escala del problema, no como su especificación, y deje que el bucle FEM cierre el último 10%. La lista de verificación inicial para cualquier programa nuevo está en la guía de diseño de barra laminada, o vaya directo a nuestro contacto de ingeniería con su disposición.