Phân phối 800 V DC đã chuyển từ traction EV vào trung tâm dữ liệu, hệ thống hàng hải và cluster solar-storage — đặc tả 800 VDC của Mở Compute Project, whitepaper chung 2026 với NVIDIA, Google và Microsoft, và đặc tả LVDC Solid-State Transformer v0.3 tháng 7 năm 2026 đều chỉ cùng hướng. Với nhà thiết kế thanh cái, chuyển từ 400 V AC sang 800 V DC không phải là vấn đề gấp đôi định mức điện áp. DC thay đổi cách điện áp phân phối trên cách điện, cách ô nhiễm hình thành đường rỉ, cách phóng điện một phần hành xử ở độ cao, và cách các lỗi phát triển. Hướng dẫn này đi qua vật lý và các quy tắc thiết kế thực tiễn để cách điện một thanh cái ép lớp ở 800 V DC.
Phân phối 800 V DC đã chuyển từ traction EV vào trung tâm dữ liệu, hệ thống hàng hải và cluster solar-storage — đặc tả 800 VDC của Mở Compute Project, whitepaper chung 2026 với NVIDIA, Google và Microsoft, và đặc tả LVDC Solid-State Transformer v0.3 tháng 7 năm 2026 đều chỉ cùng hướng. Với nhà thiết kế thanh cái, chuyển từ 400 V AC sang 800 V DC không phải là vấn đề gấp đôi định mức điện áp. DC thay đổi cách điện áp phân phối trên cách điện, cách ô nhiễm hình thành đường rỉ, cách phóng điện một phần hành xử ở độ cao, và cách các lỗi phát triển. Hướng dẫn này đi qua vật lý và các quy tắc thiết kế thực tiễn để cách điện một thanh cái ép lớp ở 800 V DC.
AC và DC không ứng suất cách điện cùng cách. Trong hệ thống AC, điện áp đảo mỗi nửa chu kỳ và ghép điện dominate cách điện áp chia qua một tầng cách điện nối tiếp. Trong hệ thống DC, điện áp phân phối theo điện trở, không phải điện dung — nghĩa là ô nhiễm bề mặt, màng ẩm và đường cạnh đặt gradient điện áp thực tế. Một thanh cái qua hi-pot 1.500 V AC vẫn có thể rết trên một bề mặt ướt, bẩn ở 800 V DC vì đường rỉ DC theo điện trở, và ô nhiễm hạ điện trở đó nơi nó tập trung. Đây là quy tắc đầu tiên của thiết kế cách điện DC: thiết kế cho phân phối điện áp DC, sau đó xác nhận bằng thử nghiệm DC. Hướng dẫn thiết kế rỉ bề mặt và rãnh bao phủ khung tổng quát; bài viết này áp dụng nó cho cấp 800 V DC.
Các tiêu chuẩn đối xử với chịu DC khác AC. IEC 60664-1 định nghĩa điện áp làm việc cho DC là giá trị điện áp liên tục, và rãnh yêu cầu cho DC được suy ra từ điện áp đỉnh nhưng không có gánh nặng quá độ lặp lại mà AC mang. Thực tế, với thanh cái 800 V DC ngành nhắm điện áp làm việc DC cộng biên độ — thường 1.100–1.300 V DC chịu — và thêm sửa mức ô nhiễm và độ cao từ IEC 60664-1 và IEC 62477. Một quy tắc ngón tay cái hữu ích cho tầng điện môi: một laminat 800 V DC thường cần cùng cấp độ dày màng như thiết kế 690 V AC, nhưng với dán mép và rỉ bề mặt chặt chẽ hơn vì cơ chế rết DC. Nhà thiết kế nên luôn xác nhận so với hướng dẫn thiết kế và tiêu chuẩn liên quan cho thị trường mục tiêu.
Rãnh là đường không khí ngắn nhất giữa các vật dẫn. Cho 800 V DC, yêu cầu rãnh được điều khiển bởi điện áp đỉnh (800 V định mức với biên độ gợn) và bởi quá áp quá độ từ hệ thống. Trong môi trường trung tâm dữ liệu và lưu trữ, loại quá áp thường là II hoặc III, đặt điện áp chịu xung và do đó rãnh. Số thực tiễn: cho mức ô nhiễm 2, loại quá áp II, các rãnh yêu cầu cho ~1.000 V đỉnh vào khoảng vài milimét — nhưng mỗi lắp đặt nên tính chúng từ tiêu chuẩn thực tế thay vì sao chép một bảng. Hình học thanh cái ép lớp, với cách điện giữa các lớp, thay thế rãnh không khí bên trong tầng; rãnh không khí vẫn quan trọng tại các đầu nối, cạnh lộ và phần cứng mating, nơi cách điện và đế đỡ đứng kéo dài đường không khí.
Rỉ bề mặt là đường bề mặt giữa các vật dẫn, và đó là nơi hệ thống DC hỏng thường nhất. Trong DC, dòng rỉ phân cực ô nhiễm và thúc đẩy rết điện hóa — các đường carbon hóa mọc ngang bề mặt theo thời gian. Các bảng rỉ bề mặt IEC 60664-1 phụ thuộc điện áp làm việc, mức ô nhiễm và CTI (chỉ số rết so sánh) của vật liệu. Cho 800 V DC, mức ô nhiễm 2 và vật liệu CTI ≥ 600, các yêu cầu rỉ bề mặt thường nằm trong dải 8–14 mm tùy phiên bản tiêu chuẩn và cấp vật liệu. Các màng PET, Nomex và DLF khác nhau về CTI, đó là lý do chính xác tại sao lựa chọn vật liệu điện môi và thiết kế rỉ bề mặt phải được thực hiện cùng nhau: lựa chọn màng đặt CTI, và CTI đặt khoảng cách rỉ bề mặt yêu cầu.
Phóng điện một phần (PD) là sự khác biệt lớn nhất giữa thiết kế một thanh cái 400 V và một thanh cái 800 V. PD bắt đầu trong các khoảng trống không khí bên trong hoặc tại cạnh cách điện — khoảng trống trong ép lớp, bong bóng tại các cạnh, màng tách lớp — và nó ăn mòn cách điện chậm cho đến hỏng. Ở 800 V DC biên độ điện áp khởi phát PD (PDIV) chặt hơn ở 400 V, và độ cao làm nó tệ hơn: PDIV giảm khoảng 15–20% trên mỗi 1.000 m trên mực nước biển vì mật độ không khí giảm. Một thanh cái PD-free ở mực nước biển có thể không PD-free tại một site 2.500 m. Câu trả lời kỹ thuật là xác nhận PD trên mẫu đại diện sản xuất ở sửa độ cao dự kiến, đó là những gì SHANYUAN làm trên chất lượng và thử nghiệm cho các chương trình cấp 800 V. Hướng dẫn thiết kế PD-free chi tiết các cơ chế.
Các hỏng hóc thanh cái ép lớp ở DC gần như luôn bắt đầu tại cạnh. Cạnh là nơi độ dày màng kết thúc, nơi một ba-răng có thể ở, nơi mạ có thể bò, và nơi ẩm hút. Dán mép — một cạnh băng cách điện đóng rắn hoặc chồng điện môi ra ngoài đồng — là chi tiết sản xuất quan trọng nhất cho 800 V DC. Nó phải sống sót qua thao tác, chu trình nhiệt và môi trường lắp ráp mà không nứt hoặc bong. Quy trình ép lớp của SHANYUAN mở rộng màng ra ngoài cạnh đồng và dán kín chu vi, sau đó xác nhận bằng hipot và PD trên bộ phận hoàn thiện. Khi một thanh cái 800 V DC được đặc tả, hỏi nhà cung cấp cạnh được dán thế nào và dán được xác nhận thế nào — câu trả lời cho bạn biết nhiều hơn bảng dữ liệu màng.
Rỉ bề mặt và rãnh đều phụ thuộc mức ô nhiễm, và cho hệ thống DC vỏ quyết định nó. Một đơn vị phân phối 800 V DC kín có thể giữ mức ô nhiễm 2 (ô nhiễm không dẫn, ngưng tụ thỉnh thoảng); một giá hở trong một hội trường bụi trôi về mức 3, gần như gấp đôi yêu cầu rỉ bề mặt. Hệ quả thiết kế: đặc tả thanh cái và đặc tả vỏ là một quyết định. Các triển khai 800 VDC trung tâm dữ liệu, theo quỹ đạo OCP, ưu tiên các kệ công suất kín chính xác để giữ mức ô nhiễm thấp và rỉ bề mặt nhỏ gọn. Đặc tả mức ô nhiễm trên RFQ; đó là tham số thầm lặng thay đổi cả rãnh và khoảng cách rỉ bề mặt.
Năm kiểm tra này chuyển một thanh cái 800 V DC từ một rủi ro bản vẽ thành một linh kiện xác nhận. Các hướng dẫn thiết kế thấp cảm kháng và quản lý nhiệt bao phủ hai chân khác của chiếc ghế thiết kế.
Một bus 800 V DC không phải là 800 V sạch. Vận hành biến tần và bộ biến đổi thêm gợn, và bước tải thêm các quá độ có thể đạt đỉnh trên định mức. Thiết kế cách điện nên dùng đỉnh xấu nhất bao gồm biên độ gợn và quá độ làm điện áp làm việc cho rãnh và biên độ PD, không phải 800 V trên nameplate. Đây là nơi mục tiêu chịu 1.100 V hoặc 1.300 V DC đến từ — đó là biên độ kỹ thuật cho dạng sóng thực tế. Đặc tả gói gợn và quá độ trên RFQ để nhà cung cấp thiết kế cho ứng suất thực. Đặc tả điện là một cuộc trò chuyện về dạng sóng, không phải một hộp điện áp trên bản vẽ.
Các đặc tả 800 VDC OCP, whitepaper chung tháng 3 năm 2026 với NVIDIA, Google và Microsoft, và đặc tả LVDC Solid-State Transformer v0.3 tháng 7 năm 2026 với 80+ nhà sản xuất tham gia đang đẩy phân phối điện trung tâm dữ liệu về các kệ 800 V DC — và cùng logic điện áp áp dụng cho các cluster kết nối trực tiếp điện xanh. Với nhà cung cấp thanh cái đây có nghĩa là một danh mục sản phẩm có thể lặp lại: các thanh cái phân phối 800 V DC với cách điện kín, hiệu suất PD được tài liệu hóa và hình học tối ưu giá. Phép tính khối lượng đồng là một phần câu chuyện — OCP ước tính một giá 1 MW ở 54 V sẽ cần khoảng 200 kg thanh cái đồng; ở 800 V cùng công suất cần một phần nhỏ đó. Các thanh cái điện tử công suất của SHANYUAN cho cấp này được xây trên cùng nền ép lớp dùng cho traction và lưu trữ, vì vậy các bài học cách điện chuyển trực tiếp.
Cho 800 V DC, quyết định tầng bắt đầu với cấp điện áp và CTI: PET cho môi trường PD2 hiệu quả chi phí, Nomex nơi cấp nhiệt và chống rết quan trọng, epoxy DLF nơi độ cứng và bề mặt mép là quan trọng. Số lớp theo đường dòng — các lớp dương và âm xen kẽ cho cảm kháng thấp — và mỗi lớp thêm vào nhiệm vụ cách điện. Độ dày màng sau đó được chọn cho chịu DC cộng biên độ, với mở rộng cạnh và dán mép thêm thành quy tắc thiết kế. SHANYUAN tài liệu hóa tầng — loại màng, độ dày, số lớp, mở rộng cạnh — trên mỗi bản vẽ cấp 800 V, để thiết kế có thể kiểm toán qua toàn bộ chuỗi chứng nhận. Dịch vụ thiết kế tùy chỉnh xem xét tầng so với điều kiện điện áp, ô nhiễm và độ cao thực tế của bạn trước tooling.
Thiết kế thanh cái 800 V DC quanh vật lý DC, không phải thói quen AC. Kích thước rãnh cho đỉnh bao gồm gợn; kích thước rỉ bề mặt cho mức ô nhiễm, CTI và rết DC; xác nhận PD ở độ cao vận hành; dán kín các cạnh; và thử nghiệm với DC hipot cộng PD trên bộ phận đại diện sản xuất. Tài liệu hóa tầng, phiên bản tiêu chuẩn và dữ liệu thử nghiệm, và ghép cách điện với lựa chọn bề mặt tiếp xúc, và đặt gói gợn/quá độ trên RFQ. Làm vậy, phân phối 800 V DC ngừng là một rủi ro và trở thành một nhiệm vụ kỹ thuật tiêu chuẩn — cùng tiến trình traction EV đã theo một thập kỷ trước. Để đánh giá thiết kế thanh cái 800 V DC của bạn, liên hệ SHANYUAN — đội kỹ thuật trả lời bằng các con số, không phải tính từ.
Bài viết liên quan: busbar partial discharge free design dc power busbar ai datacenters 2026
Một thanh cái hỏng lặng lẽ khi một khoảng trống trong cách điện bắt đầu phóng điện. Hướng
Đọc bài viếtRack AI chuyển từ 140 kW lên 1 MW vào 2027, và ngành trả lời bằng phân phối 800 VDC. Bước
Đọc bài viết
Daniel Richter là kỹ sư điện trưởng tại SHANYUAN Laminated Busbars, với 15 năm kinh nghiệm thiết kế thanh cái ép lớp và hệ thống dẫn dòng. Ông phụ trách định cỡ điện, bố trí liên kết DC và mô phỏng nhiệt cho bộ biến đổi công suất, nền tảng xe điện và trạm HVDC. Ông có bằng Thạc sĩ Kỹ thuật điện tại
Gửi đặc tính dòng, cấp điện áp và loại đầu cực — kỹ sư của chúng tôi phản hồi trong một ngày làm việc.
