Hai khoảng cách giữ cho một thanh cái cao áp sống là khoảng không — đường ngắn nhất qua không khí giữa các vật dẫn — và bề mặt — đường ngắn nhất dọc một bề mặt cách điện. Với các thanh cái ép lớp mang 400 V đến 1.500 V DC, IEC 60664-1 là tiêu chuẩn tính kích thước chi phối, và các con số nó tạo ra nhỏ hơn trực giác gợi ý cho tới khi điện áp làm việc, cấp ô nhiễm và nhóm vật liệu đều được tính. Hướng dẫn này đi qua phương pháp chúng tôi áp vào các khối lớpép thực, đầu cuối và phần cứng lắp.
Hai khoảng cách giữ cho một thanh cái cao áp sống là khoảng không — đường ngắn nhất qua không khí giữa các vật dẫn — và bề mặt — đường ngắn nhất dọc một bề mặt cách điện. Với các thanh cái ép lớp mang 400 V đến 1.500 V DC, IEC 60664-1 là tiêu chuẩn tính kích thước chi phối, và các con số nó tạo ra nhỏ hơn trực giác gợi ý cho tới khi điện áp làm việc, cấp ô nhiễm và nhóm vật liệu đều được tính. Hướng dẫn này đi qua phương pháp chúng tôi áp vào các khối lớpép thực, đầu cuối và phần cứng lắp.
Khoảng không là khoảng cách ngắn nhất trong không khí giữa hai bộ phận dẫn. Nó được tính kích thước để chịu được các quá áp quá độ — các sự kiện xung từ đóng cắt, sự cố hoặc ghép sét — và phụ thuộc điện áp đỉnh và độ cao. Bề mặt là khoảng cách ngắn nhất dọc bề mặt cách điện giữa cùng các vật dẫn. Nó được tính kích thước để chống lưu carbon: sự cacbon hóa dần dần một bề mặt ô nhiễm dưới điện áp kéo dài và ẩm, tạo một đường dẫn điện cuối cùng làm chập các vật dẫn.
Thực tiễn, bề mặt hầu như luôn là con số lớn hơn trong hai ở các điện áp thanh cái điển hình, và nó là cái bẫy các nhà thiết kế chỉ nghĩ về khe không khí. Một lớpép có khe khoảng không rộng rãi vẫn có thể hỏng xuyên bề mặt cạnh PET hoặc Nomex nếu đường bề mặt dọc cách điện quá ngắn và cấp ô nhiễm cao.
IEC 60664-1:2020+AMD1:2025 — Phối hợp cách điện cho thiết bị trong hệ thống cung điện áp hạ áp, Phần 1 — bao phủ thiết bị có điện áp định mức tới AC 1.000 V hoặc DC 1.500 V, tần số tới 30 kHz, và độ cao tới 2.000 m kèm hướng dẫn cho cao hơn. Đây là tiêu chuẩn ngang định nghĩa các bảng tính kích thước và phương pháp thử điện mà các tiêu chuẩn sản phẩm xuôi dòng dùng.
Sửa đổi 2025 đưa 1.500 V DC vào các bảng và tái cấu trúc các điều khoản khoảng không và bề mặt với các phụ lục lưu đồ (G và H). Cho công việc thanh cái trên 1.500 V DC — phân phối trung tâm dữ liệu 800 VDC mới nổi nằm trong tiêu chuẩn này, nhưng các tiết diện DC cao áp hơn trong tương lai tiến tới nó — IEC TS 62993 đưa hướng dẫn tới 2.000 V AC và 3.000 V DC.
DC khắc nghiệt trên cách điện hơn AC cùng giá trị RMS bởi không có lần qua không: ứng suất liên tục, và bất kỳ ô nhiễm bề mặt nào không có nửa chu kỳ để phóng điện. IEC 60664-1 xử lý điều này với một hệ số phối hợp DC khoảng 1.5×: một điện áp làm việc DC được phối hợp ở 1.5 lần giá trị của nó như một con số AC tương đương.
Vậy một thanh cái 800 VDC được tính kích thước cho khoảng không và bề mặt tương đương một hệ thống 1.200 V; một bus combine PV 1.000 VDC được phối hợp ở tương đương 1.500 VAC. Các ví dụ đã giải công bố xác nhận tỷ lệ: một máy cắt 1.000 VDC trong một vỏ ngoài trời ở cấp ô nhiễm 3, nhóm vật liệu IIIa, cần khoảng bề mặt 12.5 mm và khoảng không 8 mm. Đó là các con số lớn so với cỡ gói của hầu hết điện tử công suất — đúng lý do quyết định cấp điện áp thúc đẩy hình học thanh cái.
Cấp ô nhiễm mô tả vi môi trường tại bề mặt cách điện, không phải tòa nhà. IEC 60664-1 định nghĩa bốn cấp: PD1 là môi trường được bảo vệ không ảnh hưởng ô nhiễm; PD2 cho phép ô nhiễm thường không dẫn điện với độ dẫn tạm thời từ ngưng tụ; PD3 bao phủ ô nhiễm dẫn điện hoặc ô nhiễm khô trở nên dẫn điện khi ngưng tụ; PD4 là ô nhiễm dẫn điện liên tục nghiêm trọng.
Với thanh cái ánh xạ thực tiễn là: các mô-đun biến tần và pin kín thường PD2; các hộp combine PV, giá ESS và thiết bị ngoài trời là PD3; môi trường bụi ven biển và công nghiệp đẩy về phía PD3–PD4. Phủ hoặc bít không tự động giảm cấp ô nhiễm — việc giảm phụ thuộc phương pháp bảo vệ thực sự đạt tiêu chí tiêu chuẩn. Một thanh cái phủ conformal hoặc bít hoàn toàn có thể đạt cấp thấp hơn chỉ nếu hệ thống phủ được công nhận cho tuyên bố đó.
Khả năng chống lưu carbon được định lượng bởi Chỉ số Lưu Carbon So Sánh (CTI), đo theo IEC 60112. IEC 60664-1 nhóm vật liệu: Nhóm I có CTI ≥ 600; Nhóm II, 400–599; Nhóm IIIa, 175–399; Nhóm IIIb, 100–174. Nhóm càng thấp, bề mặt yêu cầu càng dài ở một điện áp và cấp ô nhiễm cho trước.
Với các điện môi thanh cái ép lớp đây là một tiêu chí lựa chọn thật, không phải nhãn: một màng PET có thể đo CTI trên 300 (Nhóm IIIa) trong một công thức và trên 400 (Nhóm II) trong một công thức khác, tùy chất độn và xử lý bề mặt. Nomex và các lớp phủ DLF epoxy hành xử lại khác. Thực hành đúng là dùng CTI được ghi chép của đúng lô vật liệu — bảng dữ liệu màng cách điện và lớp phủ epoxy của chúng tôi mang các giá trị này — thay vì giả định một tên họ bảo đảm một nhóm.
Bảng bề mặt đầy đủ (IEC 60664-1 Bảng F.4/F.5) trải mọi hàng điện áp làm việc cho mỗi nhóm vật liệu và cấp ô nhiễm. Một tập con được trích dẫn rộng rãi cho thấy tỷ lệ ở các điện áp phổ biến cho cách điện cơ bản (từ trích xuất công bố của Texas Instruments):
Ở điện áp làm việc 400 V, PD2: Nhóm I cần 2.0 mm, Nhóm II 2.8 mm, Nhóm III 4.0 mm. Ở 800 V, PD2: 4.0 / 5.6 / 8.0 mm. Ở 1.000 V, PD2: 5.0 / 7.1 / 10.0 mm. Dưới PD1, mọi nhóm vật liệu co về các con số nhỏ hơn nhiều (1.0 mm ở 400 V, 2.4 mm ở 800 V, 3.2 mm ở 1.000 V) — đó là lý do một mô-đun thanh cái thực sự kín có thể chạy chật, và lý do một mô-đun hở thì không.
Cho cách điện tăng cường hoặc kép các giá trị nhân đôi. Những con số này là lý do bố trí đầu cuối một thanh cái 1.000 VDC cần khoảng cách vật chất làm ngạc nhiên nhà thiết kế lần đầu.
Trên một thanh cái ép lớp, các đường bề mặt xuất hiện ở ba nơi: (1) dọc cạnh cắt của cách điện giữa các lớp vật dẫn lân cận — đầu cuối cạnh; (2) quanh các chuôi đầu nơi phần cứng dẫn nổi xuyên qua điện môi; và (3) ngang bề mặt giữa các đầu cuối lân cận, đặc biệt ở các điện thế khác nhau, như chuôi DC+ và DC− trên một DC-link biến tần.
Các biện pháp thiết kế là: chồng lớp điện môi vượt ra ngoài cạnh vật dẫn để đường bề mặt chạy dọc bề mặt màng chứ không dừng tại một ba-vết; chỉ định cách điện chuôi đầu (vòng đệm vai, ống cách điện) để kéo dài đường bề mặt; và đặt bước đầu sao cho khoảng cách bề mặt giữa các chuôi đạt giá trị bảng cho điện áp và PD thực. Rãnh cách điện giữa các đầu cuối — một rãnh kéo dài đường bề mặt — là phương pháp IEC cổ điển (Bảng 1 của tiêu chuẩn định nghĩa cách các rãnh tính vào bề mặt).
Sức bền điện môi không khí giảm theo độ cao vì không khí loãng hơn, nên các khoảng cách khoảng không phải nhân các hệ số hiệu chỉnh độ cao trên 2.000 m. Bảng F.10 của IEC 60664-1 cho các hệ số: ở 3.000 m nhân 1.14, ở 4.000 m nhân 1.29, ở 5.000 m nhân 1.48, so với cơ sở 2.000 m. Các khoảng cách bề mặt không được hiệu chỉnh độ cao cùng cách — lưu carbon là một hiện tượng bề mặt phần lớn độc lập với mật độ không khí — đó là một lý do nữa bề mặt có xu hướng chi phối thiết kế ở độ cao.
Các thanh cái cho hạ tầng sạc EV, bộ biến đổi tuabin gió và nhà máy mặt trời cao độ (không gian ứng dụng tái tạo) thường xuyên cần áp hiệu chỉnh độ cao. Hiệu chỉnh nhân khoảng không, và bởi khoảng không hiếm khi là con số lớn hơn, tác động bao bì thường khiêm tốn — nhưng nó là bắt buộc.
Dưới điện áp phối hợp, một thanh cái vẫn có thể hỏng vì phóng điện một phần (PD) nếu hệ thống cách điện có lỗ rỗ, cạnh sắc hoặc đầu cuối cạnh kém. PD là một phóng cục bộ trong một lỗ rỗ hoặc tại một điểm ứng suất cao làm mòn cách điện theo thời gian, và nó là một cơ chế hỏng tách biệt với lưu carbon. Các quy tắc thiết kế chồng lên bề mặt — cả hai đều thưởng các cạnh sạch và đường rộng rãi — nhưng kiểm soát PD thêm yêu cầu riêng: ép lớp không lỗ rỗ, cạnh vật dẫn bo tròn, và độ dày điện môi đủ cho điện áp đỉnh.
IEC 60664-1 tham chiếu thử phóng điện một phần cho phối hợp cách điện, và tài liệu phóng điện một phần của chúng tôi cùng hướng dẫn thử cách điện bao các phương pháp thử chi tiết. Cho các linh kiện cấp 800 VDC, điện áp khởi phát PD là một phần của tiêu chí nghiệm thu, không phải một tùy chọn thêm.
Đầu cuối là nơi thiết kế khoảng không và bề mặt hay hỏng nhất, bởi một chuôi xuyên lớpép tạo cả rủi ro lỗ xuyên lẫn một đường bề mặt dọc vai chuôi. Các biện pháp đối phó chuẩn: dùng vòng đệm vai cách điện hoặc ống tiện gia công kéo dài đường bề mặt dọc chuôi; vát lâm hoặc bo bán kính cạnh vật dẫn quanh lỗ chuôi để triệt tiêu tăng cường trường điện; và chỉ định vật liệu và hoàn thiện chuôi để không hình thành ô nhiễm bề mặt điện hóa.
Trên các linh kiện đa đầu — một DC-link biến tần với DC+, DC− và đầu cảm biến — bước giữa các chuôi phải thỏa bảng bề mặt ở chênh lệch điện áp thực giữa chúng, không phải điện áp bus định danh. Dòng sản phẩm thanh cái điện tử công suất và hướng dẫn nối đầu cuối chi tiết phía phần cứng của các quyết định này.
DLF epoxy (màng ép lớp rời) và các lớp phủ khác là các công cụ bề mặt hợp pháp: một lớp phủ conformal hoặc đúc có thể được tính vào việc giảm cấp ô nhiễm hoặc bề mặt hiệu quả chỉ nếu phương pháp bảo vệ đạt tiêu chí tiêu chuẩn, và độ dày, độ bám và độ phủ của lớp phủ phải được công nhận. Cách tiếp cận chưa công nhận 'sơn rồi mong chờ' là thất bại hiện trường cổ điển.
Nơi lớp phủ được công nhận, nó mua lại bao bì: một thanh cái 1.000 VDC phủ có thể chạy chật hơn một thanh hở bởi đường bề mặt được bảo vệ khỏi ô nhiễm và môi trường hiệu quả gần PD1/PD2. lớp phủ epoxy DLF của SHANYUAN và dòng thanh cách điện đặc được xây trên nguyên tắc này, với công nhận lớp phủ được ghi chép theo ứng dụng.
Thực tiễn chúng tôi tính kích thước hình học cách điện một thanh cái theo thứ tự này: (1) lập điện áp phối hợp — điện áp làm việc, áp hệ số DC, loại quá áp đã thống nhất; (2) phân loại cấp ô nhiễm của môi trường lắp đặt thực; (3) chọn điện môi và đọc CTI ghi chép của nó để gán nhóm vật liệu; (4) đọc bảng bề mặt cho điện áp làm việc, PD và nhóm vật liệu, áp các yếu tố tăng cường/kép nếu cần; (5) tính khoảng không từ các bảng quá áp quá độ, áp hệ số độ cao; (6) bố trí đầu cuối và cạnh sao cho cả hai khoảng cách đạt có biên độ; và (7) xác minh bằng thử PD và điện môi trên các mẫu đầu. Bước 1–6 là lúc vẽ; bước 7 là lúc thử, và nó không tùy chọn cho các cấp điện áp trên 600 V.
Lấy trường hợp DC-link 800 VDC. Điện áp phối hợp ≈ 800 × 1.5 = tương đương 1.200 V. Trong một mô-đun giá kín với không khí lọc, PD2 là một phân loại hợp lý. Với một điện môi PET ở CTI ~300–400 (Nhóm IIIa–II), bảng bề mặt cho ~1.200 V, PD2, Nhóm II–IIIa đáp dải 5–10 mm — gọi là 8 mm cho biên độ. Bước chuôi-trên-lớpép DC-link sau đó được đặt bởi một đường bề mặt 8 mm-cộng dọc cách điện, mà với vòng đệm vai dịch thành bước chuôi 25–30 mm trong thực hành. Khoảng không ở đỉnh quá độ tương đương 1.200 V trong cùng vỏ nhỏ hơn, khoảng 3–4 mm ở 2.000 m. Con số bề mặt thúc đẩy bố trí, đúng như mong đợi.
Bốn lỗi tái diễn trong các bản v thanh cái chúng tôi rà soát cho các thiết kế tùy chỉnh: (1) chỉ tính kích thước khoảng không và bỏ qua bề mặt — khe không khí ổn trong khi đường bề mặt chập; (2) giả định cấp FR4 hoặc các tên generic bảo đảm một nhóm vật liệu — phải đọc CTI của đúng màng; (3) coi căn phòng là cấp ô nhiễm — vi môi trường tại bề mặt lớpép mới là cái tính; và (4) quên hệ số DC trên các thanh cái 400–1.500 VDC, vốn tính thiếu một phần ba mọi thiết kế 800 VDC và 1.000 VDC. Mỗi lỗi này được bắt trong rà soát DFM trước tạo dao, đó chính là mục đích của bước rà soát.
Phối hợp cách điện chỉ tốt bằng bằng chứng của nó. Cho mọi thanh cái cấp điện áp chúng tôi xuất xưởng, gói tài liệu bao gồm: phép tính điện áp phối hợp, lý do phân loại PD, dữ liệu CTI điện môi, tính kích thước bề mặt/khoảng không đối chiếu các bảng tiêu chuẩn, và báo cáo thử mẫu đầu (chịu điện môi, khởi phát PD nơi được chỉ định, và kiểm tra kích thước). Đây là cùng kỷ luật phía sau hệ thống chất lượng của chúng tôi và là thứ cho phép kỹ sư an toàn của khách hàng ký duyệt mà không phải tái suy ra các con số.
Nếu bạn đang tính kích thước một thanh cái 400 VDC đến 1.500 VDC và muốn hình học cách điện được kiểm tra trước tạo dao, gửi bản v và cấp điện áp — đội kỹ thuật cách điện của chúng tôi trả về phép tính phối hợp cùng linh kiện.
Rack AI chuyển từ 140 kW lên 1 MW vào 2027, và ngành trả lời bằng phân phối 800 VDC. Bước
Read article
Định mức một thanh cái không phải một tra cứu — nó là một phép tính. Mức tăng nhiệt mới là
Read article
Giá đồng kỷ lục, tỷ giá đồng/nhôm 4.41 và một khoảng cung cầu cơ cấu dự báo từ 2028 đang t
Read articleSend the current profile, voltage class and terminal types — our engineers reply within one business day.
