月~金 9:00–18:00 · 中国標準時(UTC+8)· 山東省・中国
News · シミュレーション・CAE

部分インダクタンスからFEMへ:銅を切る前にバスバーをシミュレーションする方法

試作前にインピーダンスを予測する。部分インダクタンス計算とFEM電磁界シミュレーションによる最適化手順を解説。

By SHANYUAN Simulation & CAE Engineering Team シミュレーション・CAE Technical Note

試作前にインピーダンスを予測する。部分インダクタンス計算とFEM電磁界シミュレーションによる最適化手順を解説。

1. The Partial-Inductance Equation

二プレーン DC リンクペアの場合、ループインダクタンスは L_loop = Lp,P + Lp,N - 2Mp,PN と書かれる。Lp,P と Lp,N は正負層の自己部分インダクタンス、Mp,PN はそれらの間の相互部分インダクタンス(NovaSolver、2026)。この式は重要なすべてを語る:ループインダクタンスは二プレーンが近いとき(相互項を上げ)と幅広のとき(自己インダクタンスを下げ)に下がる。それはまた、なぜ層スタック順序とプレーン間隔が詳細でなく設計変数かを説明する。

部分要素等価回路(PEEC)法はこれを任意の導体配置へ一般化:導体をセルに分割し、各セルペア間の部分自己・相互項を計算し、行列を組み立てる。それは、使う価値のあるすべての「バスバーインダクタンス計算機」の下にある解析的背骨。

2. Why the Hand Check Still Matters

FEM は精度を与え;部分インダクタンス推定は理解を与える。ソルバーを開く前に、ループ方程式と測定プレーン寸法での手計算チェックが、根本的に健全な設計とそうでないものを分ける。候補形状の粗いループインダクタンスが既に目標超なら、メッシュ細密化はそれを直せない――レイアウトを変えねばならない。

Busbar geometry schematic for inductance estimation

量産実務では、手計算チェックはブラックボックスソルバー出力が美しいカラープロットの中に隠すよくある誤りも捉える――端子を 10 mm 動かしたり、帰還プレーンを割る切り抜きなど。

3. Choosing the Simulation Method

バスバー寄生には、三つの方法が実務領域をカバー。2D/3D 磁気静 FEM(有限要素)がインダクタンス行列を形状・材料特性から直接解く;層スタック・端子配置の主力。ANSYS Q3D Extractor のような準静電界ソルバーが完全な抵抗・インダクタンス・容量(RLC)行列を計算し、周波数領域で表皮・近接効果を扱う(IEEE 文献はまさにこれに Q3D を使い、測定に対し検証済み――MDPI、2017)。多レベルコンバータでは、区間 S1..Sn の RLC 行列が区間ごとに組み立てられる(Yi 他、IEEE、2008)。

周波数領域ソルバーが重要なのは、DC での単一インダクタンス数値がスイッチング周波数で誤解を招くから:有効ループインダクタンスと AC 抵抗の双方が周波数と共にシフトし、そのシフトがまさに SiC コンバータの居場所。

方法選択に関する実務メモ:周波数領域抽出は設計に正しい道具だが、DC 磁気静求解はサニティチェックとして役割を持つ。同じ形状の DC インダクタンスを数分で抽出すると、周波数依存結果を低周波限界に固定し、高価な周波数スイープ前に粗雑なモデル誤りを捉える。二つの結果――DC アンカーと周波数スイープ――が共に収束研究を儀式でなく意味あるものにする。

同じ規律が材料データにも適用。動作温度での抵抗率(20 °C でなく)が AC 抵抗結果を誠実に保つ入力であり、温度仮定はレビュアが実動作点で抽出を再実行できるよう報告ページに述べられねばならない。温度入力の再現性は、メッシュの再現性と同じく文書義務の一部。

4. Meshing Rules That Make Results Honest

最も一般的な FEM 失敗は、分解不十分なメッシュからの見た目に正直な誤答。支配規則:解析周波数で表皮深さ内に少なくとも三つ以上の要素層。20 kHz で銅の delta = 0.47 mm、だからメッシュは各導体表面 0.47 mm 以内に 0.15 mm 以下の要素サイズを要し、導体中心はほぼ電流を担わず粗くてよい(NovaSolver、2026)。100 kHz では表面層が 0.21 mm でメッシュが追従せねばならない。

メッシュ収束研究――二つまたは三つの細密化で解きインダクタンス・抵抗の変化が数パーセント未満を確認――が任意抽出の検収試験。それなしでは、数値はプロット付き当て推量。

5. Extracting the RLC Matrix

収束した界解から、ソルバーがバスバーの抵抗・インダクタンス・容量行列を抽出する。対角要素が自己項;非対角要素が各導体区間を他と結合する相互項。三層 NPC バスバーでは、正・中性・負プレーン間の RLC 行列が上下スイッチの転流ループを計算可能にする(IEEE、2014;Yi 他、2008)。

容量行列はインダクタンスと同じ注意に値する。プレーン間容量が伝導 EMI を駆動するコモンモード経路を形成し、バスバーの共振――インダクタンスと容量が出会う周波数――が実コンバータのインピーダンススイープに現れる。

6. From Parasitics to Switching Behaviour

RLC 行列を手にしたら、次は回路協調シミュレーション:抽出行列がコンバータモデルに給電され、スイッチング波形がオーバーシュート・発振周波数・減衰と共に出てくる。IEEE 文献の最適化研究はサージ電圧・減衰発振・スイッチング損失を設計目標として共に評価し、最適化形状が 400 V / 30 A 降圧コンバータでこれら三量を同時に 13.2%、49.7%、29.7% 低減した(Mitsui 他、IEEE、2021)。

それが設計目標に値する制御レベル:バスバーは単一インダクタンス数値でなく、作る波形向けに最適化される。

7. Validation: The Double-Pulse Test

シミュレーションは測定に照らしてのみ信頼を得、スイッチング挙動の標準測定は実デバイス・バスバーでのダブルパルス試験(DPT)。最近の IEEE 研究は、解析的部分インダクタンス法を 3D FEM(ANSYS Q3D)と 3.3 kV SiC MOSFET コンバータでのダブルパルス試験に照らし検証する(IEEE Xplore、2026)――トラクション・インバータプログラムで当社が使うのと同じ三方連鎖。

DPT はソルバーが見落としうるものを明らかにする:モジュールの取付インダクタンス、コンデンサ ESL、ヒートシンクを通るループ。測定オーバーシュートがシミュレーションと不一致なら、最初の容疑はモデル化されていない取付ループ、修正は通常ソルバー調整でなくより短く幅広い接続。トラクションプログラムはまさにこの検証連鎖を走らせる――鉄道固有の制約は当社のSiC トラクションコンバータ DC リンク記事参照。

8. Partial Inductance on Asymmetric Parallel Branches

EV トラクション・DC リンクバスはしばしば複数スイッチ枝を並列化する。各枝が電流分担を担い、非対称レイアウトが各枝に異なる部分インダクタンスを与える――不均一な電流分布と不均一なスイッチング応力として現れる(MDPI、2017、EV バスバー上の非対称並列枝の部分浮遊インダクタンスモデル化・測定)。

Q3D 様式抽出は各枝を独自のソース/シンクペアで励振するとこれを正しく扱い、測定値がモデルを検証する。設計則は単純:枝を対称に鏡像化するか、不均衡を受け入れ文書化するか。

9. Co-Simulation with Thermal

インダクタンスと抵抗は一つの界解から来;温度は別の界解から来て、二つは連成する。AC 抵抗は温度と共に上昇し(銅の抵抗率が増し)、損失を上げ、温度を上げる。信頼できるバスバー研究はしたがってループを閉じる:動作温度での電磁抽出、損失分布上の熱求解、そして温度シフトが実質的なら再抽出。キロアンペアスタックと SiC 周波数では連成は無視できない。熱管理ガイドが同じ設計の熱側を扱う。

10. Tools and Workflow in Practice

実務的ワークフロー:(1) 転流ループを定義しデバイスデータシートの安全 di/dt からインダクタンス目標を設定;(2) 部分インダクタンス式でプレーンペアを手チェック;(3) 端子・切り抜き・コンデンサ位置を含む実図面から 3D モデルを構築;(4) 表皮分解メッシュで RLC を抽出し収束研究を走らせ;(5) 行列を回路モデルに供給しオーバーシュート・損失に対し形状を反復;(6) 試作でダブルパルスにより検証。各ステップは再現可能、各数値はレビュー会を生き延びる。

ワークフロー記述は製造メモに値する。製造文脈では、電磁研究と図面は一つの成果物:抽出されたループインダクタンスと AC 抵抗が図面の目標値になり、初品がそれらに対し測定され、生産検査がモデルの敏感な形状変数――層厚、プレーン間隔、端子位置、めっき――を記録する。測定部品が抽出からドリフトしたとき、レビューはソルバー論争でなく製造変数から始まる。その連携こそがシミュレーションを CAE 演習でなく製造ツールにする。

同じ連携が熱側にも適用。電磁抽出からの損失マップが熱モデルを給電し、温度場が材料抵抗率を給電し、抵抗率が損失へ帰還する――銅を切る前に信頼できるキロアンペア設計が閉じる閉ループ。当社の熱管理ガイドがそのループの熱半分を扱い;このガイドが電磁半分を扱い、双方は同じ設計ファイルに属する。

11. What the Vendor Should Provide

特注積層バスバーを買うとき、電磁報告は部品と共に来るべき:抽出されたインダクタンス・AC 抵抗曲線、収束証拠、試作からのダブルパルスまたはインピーダンス測定。供給業者が数値を生み出せなければ、「低インダクタンス」主張はマーケティング。SHANYUAN は量産プログラムに抽出と試験データを添えて提供する――関連ファミリーは当社のパワーエレクトロニクス積層バスバーとインバータ DC リンクバスバーページ参照。

供給業者チェックが絵を完成させる。供給業者が電磁報告を渡すとき、購買者は四つをチェックすべき:ループインダクタンス・AC 抵抗目標が数値で述べられデバイスデータシートに紐づけられているか;抽出設定と収束証拠がページに在るか;モデルを検証した測定が名前・日付付きか;モデルの敏感な製造変数が図面に列挙されているか。四ついずれかに失敗する報告は設計ファイルでなくスライドデッキ――その差はベンチに現れる。

12. Summary Checklist

最終チェックリスト:最初にループ方程式を手で書く;デバイスの di/dt から目標を設定;表皮分解メッシュと収束研究でシミュレーション;インダクタンスだけでなく完全な RLC を抽出;スイッチング波形を協調シミュレーション;ダブルパルスで検証;報告を部品と共に保管。当社工学デスクは特注プログラムでこの連鎖を走らせる――コンバータプロファイルを送付いただければ、電磁研究を見積りと共に返す。関連背景:低インダクタンスバスバー設計とインバータ応用ページ。

13. Model Order Reduction and Equivalent Circuits

完全な 3D 界解は回路でない。コンバータシミュレーションで抽出寄生を使うには、界結果を等価回路へ縮約せねばならない:関心帯域にわたり端子挙動を再現する部分インダクタンス・抵抗・容量のネットワーク。モデル次数縮約(MOR)がこれを自動化し、低次数等価ネットワークを周波数領域抽出に適合させる。

Capacitor bank busbar with extracted parasitic model

実務的利益は速度と明快さ:縮約ネットワークは回路シミュレータでミリ秒で走り、設計チームは毎回完全界解を再実行せずに端子配置・フィルム厚・層順序をスイッチング波形に対しスイープできる。等価回路は CAE チームとパワーエレクトロニクスチーム間の自然なハンドオーバ文書でもある。

14. Capacitor and Module Parasitics in the Loop

バスバーは転流ループ全体でない。コンデンサバンクが独自の ESL・ESR を寄与し、パワーモジュールがパッケージ・端子インダクタンスを寄与し、ヒートシンクまたはコールドプレーンを通るループが低周波経路を加える。誠実なループモデルはそれらすべてを含む:バスバー抽出がループモデルを給電し、それは実アセンブリのダブルパルス測定に対し検証されねばならない。

実際には、コンデンサ ESL がデバイス端子で総ループを支配することが多い――だからこそコンデンサをモジュール近くに置きバスバーを幅広短く保つことが、バスバー詳細でなくシステムレイアウト決定。測定プロトコル(実コンデンサバンク・モジュールでの DPT)がモデルとベンチの審判。

15. Documenting the Study for FAT

電磁研究はその文書と同じだけ有用。量産対応バスバー報告に含むべきもの:ループインダクタンス目標とデバイスデータシートからの導出;部分インダクタンス手チェック;抽出設定(周波数、メッシュサイズ、材料特性);収束研究;RLC 行列または縮約等価回路;設計目標に対する波形協調シミュレーション;試作でのダブルパルスまたはインピーダンススイープ測定。各数値は入力から再現可能であるべき。

これが OEM のレビューボードが署名するファイルであり、次プログラムまで生き延びるファイル。報告なしに部品を出荷する供給業者は、図面付き当て推量を出荷している。

文書標準は次プログラムにも仕える。同じバスバー形状を再利用する各トラクション・インバータプログラムは、前報告をベースラインとして繰り越し、デルタ――新デバイス、新電流プロファイル、新筐体――のみ再抽出できる。それが電磁規律が複利成長する方法:報告ライブラリが会社の設計知識になり、レビューボードの数値への信頼が検証済みプログラムごとに増す。代替――各プログラムでベースラインなしに新たな抽出――は、工学時間と、形状退行を早期に捉えたはずの証拠の双方を浪費する。

16. Common Mistakes and How to Catch Them

繰り返し犯される誤りは少なく識別可能。表皮深さを分解できないほど粗いメッシュ――収束研究で捉える。総電流でなく枝別ソースとして励振設定――枝別結果を設計意図と比較して捉える。動作温度でなく 20 °C の材料抵抗率――熱協調シミュレーションで捉える。取付ループの見落とし――ダブルパルス試験で捉える。そして古典:バスバーを単一インダクタンス数値に最適化しつつ加える容量を無視――共振をスイッチング帯域と照合して捉える。

これら各々が検証ステップに現れ、だからこそ測定はワークフローの終点でなくゲート。同じ規律の周波数側――AC 抵抗に及ぼす表皮・近接効果――は当社の表皮効果ガイドが扱う。

17. Software Choices and Reproducibility

ソルバーブランドは設定の再現性ほど重要でない。信頼できる抽出は、ソフトウェアバージョン、使用材料データ(どの温度での抵抗率)、メッシュ設定、励振・境界条件、収束証拠を文書化し――レビュアが結果を再現するのに十分。市販界ソルバーもオープンソース電磁ツールも、メッシュと物理が正しく設定されれば正直な答えを生み;そうでなければ双方が見かけの良い誤答を生む。

プログラムチームへの実務助言は、ソルバー機能を追わず一つの文書化ワークフローを標準化すること。ワークフロー――手チェック、抽出、協調シミュレーション、検証――がプログラムを越えて繰り返される成果物であり、当社工学デスクが見積り前に各特注バスバーで走らせるもの。

18. From Study to Manufactured Part

電磁研究は、製造部品がそれに一致して初めてその価値を得る。架け橋は製造管理:積層スタック順序、プレーン間フィルム厚、端子位置、めっきがモデルの仮定した形状を保たねばならず、さもなければ測定インダクタンスが抽出値からドリフトする。だからこそ図面が公差を担い、初品が測定され(寸法+インピーダンスまたは DPT)、生産検査がモデルの敏感な変数を記録する。

要するに:シミュレーションが目標を定義し、図面が目標を保ち、検査が部品がそれに当たったことを証明する。中間ステップを省くプログラムはベンチでドリフトを発見し、スケジュールでそれを支払う。

FAQ

Frequently asked questions

How do you simulate busbar inductance?
Start with the partial-inductance hand check (L_loop = Lp,P + Lp,N - 2Mp,PN), then extract the RLC matrix with 3D FEM using a mesh that resolves the skin depth, and validate with a double-pulse test.
What mesh do I need for busbar simulation at 20kHz?
At least three element layers within the skin depth of 0.47 mm, i.e. element sizes of 0.15 mm or less near the surface; the conductor centre can be coarse.
Is simulation enough, or do I need to measure?
Simulation guides design, but the double-pulse test is the acceptance evidence - it captures mounting inductance and capacitor ESL that the model may miss.
Related

Continue reading

Reference

Battery Busbars

Open
Reference

Power Electronics Busbars

Open
Reference

Laminated Busbar Design Guide

Open
Reference

Partial Discharge in Laminated Busbars: Causes, Testing & Design

Open
Reference

Low-Inductance Busbar Design: Principles & Layout Rules

Open
Reference

Busbar Thermal Management: Temperature Rise, Cooling & High-Temperature Dielectrics

Open
Reference

Copper vs Aluminum Busbar Conductors: Selection ガイド

Open
Reference

Flexible Laminated Busbars: Vibration, Thermal Expansion & Design Rules

Open
Reference

品質 & Testing Process: Documented QC Per Laminated Busbar Lot

Open
SHANYUAN Simulation & CAE Engineering Team Rizhao Shanyuan Electronic Components Co., Ltd. — laminated busbar manufacturer, Shandong, China. Engineering notes reviewed against our production process and DFM records.

Designing a busbar for this application?

Send the current profile, voltage class and terminal types — our engineers reply within one business day.